

การออกแบบอินเวอร์สดีสครีตโคไซน์ทรานสฟอร์มแบบสองมิติสำหรับตัวถอดรหัส MPEG



นางสาว นวพร วรรณวิมลศรี

ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

ภาควิชาวิศวกรรมคอมพิวเตอร์

บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

ปีการศึกษา 2539

ISBN 974-635-832-4

ลิขสิทธิ์ของบัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

A DESIGN OF TWO DIMENSIONAL INVERSE DISCRETE COSINE TRANSFORM
FOR THE MPEG DECODER



Miss Navaporn Wanvimontri

ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

A Thesis Submitted in Partial Fulfillment of the Requirements
for the Degree of Master of Engineering

Department of Computer Engineering

Graduate School


Chulalongkorn University

Academic Year 1996

ISBN 974-635-832-4

หัวข้อวิทยานิพนธ์ การออกแบบอินเวอร์สดีสครีตโคไซน์ทรานสฟอร์มแบบสองมิติสำหรับตัวถอดรหัส MPEG
โดย นางสาว นวพร วรรณวิมลศรี
ภาควิชา วิศวกรรมคอมพิวเตอร์
อาจารย์ที่ปรึกษา อาจารย์ ดร. แคน บุญญานิตย์


บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้ให้นักศึกษานี้เป็นส่วนหนึ่งของการศึกษา
ตามหลักสูตรปริญญามหาบัณฑิต



คณบดีบัณฑิตวิทยาลัย


(ศาสตราจารย์ นพ. ศุภวัฒน์ ชูติวงศ์)

คณะกรรมการสอบวิทยานิพนธ์




ประธานกรรมการ

(อาจารย์ ดร. สืบสกุล พิภพมงคล)




อาจารย์ที่ปรึกษา

(อาจารย์ ดร. แคน บุญญานิตย์)



กรรมการ

(ผู้ช่วยศาสตราจารย์ ดร. สมชาย ประสิทธิ์จตุระกุล)



กรรมการ

(รองศาสตราจารย์ ดร. เอกชัย ลีลาธรรม)

พิมพ์ต้นฉบับบทคัดย่อวิทยานิพนธ์ภายในกรอบสี่เหลี่ยมนี้เพียงแผ่นเดียว

นภาพร วรรณวิมลศรี : การออกแบบอินเวอร์สดีสครีตโคไซน์ทรานสฟอร์มแบบสองมิติสำหรับตัวถอดรหัส MPEG (A DESIGN OF TWO DIMENSIONAL INVERSE DISCRETE COSINE TRANSFORM FOR THE MPEG DECODER) อ. ที่ปรึกษา : อ. ดร. แคน บุญญานิตย์, 85 หน้า. ISBN 974-635-832-4.

งานวิจัยนี้เป็นการนำทฤษฎีทางคณิตศาสตร์มาประยุกต์ในการออกแบบอินเวอร์สดีสครีตโคไซน์ทรานสฟอร์มแบบสองมิติ หรือ 2-D IDCT IDCT เป็นส่วนสำคัญที่สุดในการทำงานของตัวถอดรหัส MPEG (Moving Pictures Expert Group) เนื่องจากเป็นส่วนที่ใช้เวลาในการคำนวณมากที่สุด การวิจัยใช้ภาษาอธิบายโครงสร้างฮาร์ดแวร์ Verilog ในการออกแบบ IDCT แบบโครงสร้างฝึกลื่นนี้ใช้วิธีการลดการคำนวณในส่วนที่ซ้ำซ้อนลงประกอบกับการตัดทอนวงจรคูณโดยใช้ประโยชน์จากสมบัติโคไซน์ที่มีค่าแน่นอนทำให้เหลือเพียงวงจรวง ผลที่ได้ทำให้วงจรที่ออกแบบขึ้นนี้ใช้เวลาในการคำนวณเพียง 30% เมื่อเทียบกับวงจร IDCT ซึ่งใช้ Multiply Accumulator (MAC) ที่มีขนาดพื้นที่ใกล้เคียงกัน ในขณะที่ใช้พื้นที่ประมาณ 25% ของวงจร MAC ที่ให้ความเร็วใกล้เคียงกัน



ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

ภาควิชา วิศวกรรมคอมพิวเตอร์
สาขาวิชา วิศวกรรมคอมพิวเตอร์
ปีการศึกษา 2539

ลายมือชื่อนิสิต นภาพร วรรณวิมลศรี
ลายมือชื่ออาจารย์ที่ปรึกษา อ.ดร. แคน บุญญานิตย์
ลายมือชื่ออาจารย์ที่ปรึกษาร่วม

พิมพ์ต้นฉบับบทคัดย่อวิทยานิพนธ์ภายในกรอบสี่เหลี่ยมนี้เพียงแผ่นเดียว

C818823 : MAJOR COMPUTER ENGINEERING
KEY WORD: IDCT / MPEG

NAVAPORN WANVIMONSRI : A DESIGN OF TWO DIMENSIONAL INVERSE DISCRETE COSINE
TRANSFORM FOR THE MPEG DECODER. THESIS ADVISOR : KAN BOONYANIT, Ph.D., 85 pp.
ISBN 974-635-832-4.

This work applies a mathematical theory to design of a two dimensional Inverse Discrete Cosine Transform (2-D IDCT). IDCT is the most important part of MPEG (Moving Pictures Expert Group) decoder chip because it involves mostly with calculation. The design, using Verilog hardware description language, of the proposed butterfly structure eliminates some redundant calculation and multipliers by taking advantage of fixed cosine coefficients. It uses only adders. The result shows that the proposed design uses only 30% of the calculation time compared to the circuit using MAC (Multiply Accumulator) with the same size. It also uses only 25% of the area compared to the MAC with the same speed.



ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

ภาควิชา.....วิศวกรรมคอมพิวเตอร์

สาขาวิชา.....วิศวกรรมคอมพิวเตอร์

ปีการศึกษา..... 2539

ลายมือชื่อนิสิต..... นวพร อภิสิทธิ์

ลายมือชื่ออาจารย์ที่ปรึกษา..... เกษม บุญยานิต

ลายมือชื่ออาจารย์ที่ปรึกษาร่วม.....



กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงไปได้ด้วยความช่วยเหลือและแนวทางแก้ไขข้อบกพร่องจาก อาจารย์ ดร. แคน บุญญานิตย์ อาจารย์ที่ปรึกษา และอาจารย์ ดร. ประภาส จงสถิตย์วัฒนา ซึ่งท่านทั้งสองได้เสียสละเวลา ความคิด ประสบการณ์ และให้การดูแลแนะนำสั่งสอน เสนอข้อคิดเห็นต่าง ๆ ในการทำวิจัยด้วยดี ตลอดเวลา โดยเฉพาะอย่างยิ่งท่านให้โอกาสผู้วิจัยได้ทำงานวิจัยชิ้นนี้ จึงขอกราบขอบพระคุณมา ณ ที่นี้

ขอขอบคุณสำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ หรือ สวทช. ที่ให้การสนับสนุนทุนอุดหนุนการวิจัยในการทำวิทยานิพนธ์ครั้งนี้

ขอขอบคุณสถาบันวิทยบริการ อาจารย์และเจ้าหน้าที่ในฝ่ายระบบสารสนเทศ ที่เอื้อเฟื้อสถานที่และอุปกรณ์ที่อำนวยความสะดวกในการสืบค้นข้อมูลในเครือข่ายอินเทอร์เน็ต

และสุดท้ายผู้วิจัยขอขอบพระคุณบิดา มารดา ซึ่งเป็นผู้ให้กำเนิดและเป็นผู้มีพระคุณอย่างหาที่เปรียบมิได้ รวมถึงเพื่อนๆ พี่ๆ ทุกคนที่ให้กำลังใจและคำแนะนำมาโดยตลอด

นวพร วรรณวิมลศรี

เมษายน 2540

ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ง
บทคัดย่อภาษาอังกฤษ	จ
กิตติกรรมประกาศ	ฉ
สารบัญ	ช
สารบัญตาราง	ฅ
สารบัญภาพ	ญ
บทที่	
1. บทนำ	1
1.1 ความสำคัญและความเป็นมาของปัญหา	2
1.2 วัตถุประสงค์	2
1.3 ขอบเขตการวิจัย	2
1.4 วิธีดำเนินการวิจัย	2
1.5 ประโยชน์ที่คาดว่าจะได้รับ	3
1.6 ลำดับขั้นตอนในการเสนอผลการวิจัย	3
2. หลักการทำงานของ MPEG	4
2.1 หลักการของสัญญาณภาพ	4
2.2 ระบบสีของ MPEG	5
2.3 กระบวนการเข้ารหัสสัญญาณภาพของ MPEG	6
2.4 กระบวนการถอดรหัสสัญญาณภาพของ MPEG	13
2.5 โครงสร้างกระแสข้อมูลของ MPEG	14
2.6 สรุป	17
3. สมการคณิตศาสตร์สำหรับ 2-D DCT/IDCT	18
3.1 แนวความคิดพื้นฐานของ DCT	18
3.2 สมการคณิตศาสตร์สำหรับ DCT และ IDCT แบบ 1 มิติ	21
3.3 สมการคณิตศาสตร์สำหรับ DCT และ IDCT แบบ 2 มิติ	21
3.4 เทคนิคการคำนวณ 2-D IDCT อย่างเร็ว (Fast 2-D IDCT)	22
3.5 สรุป	24

สารบัญ (ต่อ)

	หน้า
4. การคำนวณ 2-D IDCT โดยใช้ Multiply Accumulator	25
4.1 การออกแบบวงจร 2-D IDCT	25
4.2 แผนภาพบล็อกของวงจร	27
4.3 วงจร Multiply Accumulator	28
4.4 กระบวนการทำงานของวงจร	31
4.5 สรุป	38
5. การคำนวณ 2-D IDCT โดยใช้วงจรคำนวณแบบโครงสร้างผีเสื้อ	39
5.1 การออกแบบวงจร 2-D IDCT	39
5.2 แผนภาพบล็อกของวงจร	45
5.3 วงจรคำนวณ 1-D IDCT	47
5.4 กระบวนการทำงานของวงจร	51
5.5 สรุป.....	53
6. ผลการวิจัย	54
6.1 ผลการทดลองกับตัวอย่างข้อมูล	54
6.2 ขนาดของวงจร	59
6.3 เวลาในการคำนวณของวงจร	63
6.4 สรุป.....	65
7. สรุปผลการวิจัย และข้อเสนอแนะ	66
7.1 สรุปผลการวิจัย	66
7.2 ข้อเสนอแนะ	67
รายการอ้างอิง.....	68
ภาคผนวก	
ภาคผนวก ก	70
ภาคผนวก ข	78
ภาคผนวก ค	84
ประวัติผู้เขียน	85

สารบัญตาราง

ตารางที่		หน้า
4.1	การเลือกผลคูณย่อยจากบิตข้อมูลตัวคูณ	28
6.1	ผลการคำนวณจากวงจร MAC และวงจรถ่ายค่าแบบโครงสร้างฝึลื้อ เปรียบเทียบกับผลการ คำนวณจากโปรแกรมคำนวณ Floating Point	58
6.2	องค์ประกอบของวงจร MAC	60
6.3	จำนวนเกตที่ใช้ในวงจร MAC	60
6.4	องค์ประกอบของวงจรถ่ายค่าแบบโครงสร้างฝึลื้อ	62
6.5	จำนวนเกตที่ใช้ในวงจรถ่ายค่าแบบโครงสร้างฝึลื้อ	63
7.1	การเปรียบเทียบขนาดและเวลาการคำนวณของวงจรทั้งสอง	66



คุรุวิทยุทยทรุพยากร
จุพาลงกรณัฒหาวิทยาลัย

สารบัญภาพ

รูปที่		หน้า
2.1	กระบวนการเข้ารหัส และการถอดรหัส	4
2.2	ตำแหน่งของค่าความสว่าง และค่าของสีบนภาพ	5
2.3	แผนภาพบล็อกการเข้ารหัสสัญญาณภาพ	6
2.4	การสร้างค่าชดเชยการเคลื่อนที่	6
2.5	ความสัมพันธ์ระหว่าง I-Picture B-Picture และ P-Picture	7
2.6	ตัวอย่างการแปลงข้อมูลในรูปค่าของสัมประสิทธิ์ความถี่	8
2.7	บล็อกเล็กๆ ขนาด 8x8 ของข้อมูลภาพ	9
2.8	ลักษณะของการควอนไทซ์	10
2.9	การควอนไทซ์ และ การแปลงกลับ	10
2.10	เส้นทางซิกแซ็กของการเก็บข้อมูล	12
2.11	การเข้ารหัสฮัฟฟ์แมน	13
2.12	แผนภาพบล็อกการถอดรหัสสัญญาณภาพ	13
2.13	โครงสร้างกระแสข้อมูลของ MPEG	14
2.14	ลำดับการส่งข้อมูลของ MPEG	15
2.15	ตัวอย่างการจัดแบ่งออกเป็นสไลซ์ที่เป็นไปได้	16
2.16	โครงสร้างของแมโครบล็อก	16
2.17	โครงสร้างของบล็อก	17
3.1	การแยกองค์ประกอบของ 1-D DCT	18
3.2	ลูกคลื่นทั้ง 8 ของฟังก์ชันโคไซน์มาตรฐาน	19
3.3	ลำดับการรวมค่าของคลื่นที่ถูกคูณด้วยสัมประสิทธิ์	20
4.1	ผังงานของ 2-D IDCT	25
4.2	การหาผลลัพธ์จากการคูณกับของเมตริกซ์	26
4.3	ผังการคำนวณ 1-D IDCT	26
4.4	ผังเวลาสำหรับการคำนวณ 2-D IDCT	27
4.5	แผนภาพบล็อก 2-D IDCT โดยใช้ MAC 2 ตัว	27
4.6	การเชื่อมต่อทางตรรกของวงจร 2-D IDCT โดยใช้ MAC 2 ตัว	27
4.7	การแบ่งกลุ่มของตัวคูณออกเป็น 4 กลุ่ม	28
4.8	การวงจรเข้ารหัสและตัวมัลติเพลกซ์	29

สารบัญภาพ (ต่อ)

รูปที่		หน้า
4.9	ตำแหน่งการวางของผลคูณย่อยทั้ง 4	29
4.10	ผลคูณย่อย และการลดรูปของส่วนขยายบิตเครื่องหมาย	30
4.11	การรวมผลคูณย่อยและการสะสมผลคูณ โดยใช้ 4-2 Adders และ 3-2 Adders	30
4.12	วงจร Multiply Accumulator	31
4.13	เมตริกซ์ของสัมประสิทธิ์โคไซน์ (a) สัญลักษณ์ (b) ในระบบเลขฐานสอง	32
4.14	ข้อมูลตัวอย่างในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	34
4.15	ผลคูณย่อยทั้ง 4	35
4.16	ผลลัพธ์ที่ได้ภายหลังบวกผลคูณย่อยทั้ง 4	35
4.17	4-2 Adder	35
4.18	ผลลัพธ์จาก 1-D IDCT ในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	36
4.19	ผลลัพธ์ขั้นสุดท้าย ในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	37
5.1	ผังงานของ 2-D IDCT	39
5.2	ค่าของโคไซน์ที่มุมต่างๆ	40
5.3	ผังงานของ 1-D IDCT	45
5.4	ผังงานของ 2-D IDCT	45
5.5	แผนภาพบล็อกของ 2-D IDCT โดยใช้ 1-D IDCT 1 ตัว	45
5.6	การจัดสรรหน่วยความจำ	46
5.7	ผังเวลาในการคำนวณ 2-D IDCT	46
5.8	การเชื่อมต่อทางตรรกะของวงจรคำนวณ 2-D IDCT	47
5.9	รายละเอียดวงจรคำนวณ 1-D DCT	47
5.10	วงจรคูณ $64 * \sqrt{2} C_2$	48
5.11	วงจรคูณ $64 * \sqrt{2} C_6$	49
5.12	วงจรคูณ $64 * C_1$	49
5.13	วงจรคูณ $64 * C_7$	49
5.14	วงจรคูณ $64 * C_3$	50
5.15	วงจรคูณ $64 * \sqrt{2}$	50
5.16	ข้อมูลตัวอย่างในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	51
5.17	ผลลัพธ์จาก 1-D IDCT	52

สารบัญภาพ (ต่อ)

รูปที่		หน้า
5.18	ผลลัพธ์ที่บันทึกบนหน่วยความจำในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	52
5.19	ผลลัพธ์ขั้นสุดท้าย ในระบบ (a) เลขฐานสิบ (b) เลขฐานสอง	53
6.1	แผนผังบล็อกของ 2-D IDCT โดยใช้ MAC	59
6.2	วงจร Multiply Accumulator สำหรับคำนวณ 1-D IDCT	59
6.3	การเชื่อมต่อทางตรรกของ 2-D IDCT โดยใช้วงจรคำนวณแบบโครงสร้างฝึลื้อ	61
6.4	รายละเอียดวงจรคำนวณ 1-D IDCT แบบโครงสร้างฝึลื้อ	61
6.5	แผนภาพบล็อก 2-D IDCT โดยใช้ MAC 2 ตัว	63
6.6	แผนภาพบล็อก 2-D IDCT โดยใช้ MAC 4 ตัว	64
6.7	แผนภาพบล็อก 2-D IDCT โดยใช้ MAC 8 ตัว	64
6.8	ผังเวลาในการคำนวณ 2-D IDCT ของวงจรคำนวณแบบโครงสร้างฝึลื้อ	65
ข.1	ผังการคำนวณ 1-D DCT อย่างเร็วของ Vetterli และ Ligtenberg	80