



การออกแบบระบบ

โดยทั่วไปแล้วการออกแบบระบบจะทำได้ถ้าไม่ได้ศึกษารายละเอียดของส่วนต่าง ๆ ที่ประกอบกันเป็นระบบ ในบทนี้จะได้รวบรวมรายละเอียดของส่วนย่อยของระบบทำการเลือกแบบของวงจรที่จะใช้ และออกแบบระบบในระดับบล็อกไดอะแกรม

4.1 บล็อกไดอะแกรมเบื้องต้น

ระบบการบันทึกสัญญาณอนาลอก ในรูปของสัญญาณดิจิทัลจะต้องประกอบด้วยส่วนประกอบพื้นฐานต่าง ๆ ดังนี้ (ดูรูป 4.1-1)

1. S/H (Sample and Hold Circuit) เป็นวงจรที่ทำหน้าที่เก็บค่าสัญญาณอนาลอกเป็นช่วง ๆ แล้วคงค่าสัญญาณอนาลอกนั้นไว้เพื่อให้วงจรแปลงค่าเป็นค่าดิจิทัลในภาคถัดไปทำงานจนเสร็จ สัญญาณควบคุมใช้ชื่อว่า s/\bar{H} เพื่อบังคับให้วงจรทำหน้าที่ sample นั่นคือสัญญาณขาเข้า หรือเพื่อบังคับให้วงจรทำหน้าที่ Hold นั่นคือคงค่าสัญญาณขาออกไว้ที่ค่าเดิม แม้สัญญาณขาเข้าจะเปลี่ยนแปลงไปแล้วก็ตาม

2. ADC (Analog to Digital Converter) เป็นวงจรที่รับสัญญาณอนาลอกทางภาคเข้าแล้วแปลงสัญญาณดิจิทัลทางภาคออก วงจรนี้อาจจะมีหรือไม่มีสัญญาณบังคับก็ได้แล้วแต่แบบที่ใช้ จึงแสดงสัญญาณบังคับเป็นเส้นประในรูป 4.1-1 เนื่องจาก ADC ต้องใช้เวลาจำนวนหนึ่งในการแปลงค่าสัญญาณ ในช่วงเวลานี้จึงจำเป็นต้องคงค่าสัญญาณทางภาคเข้าไว้ ซึ่งทำได้โดยใช้วงจร s/\bar{H} ในข้อ 1


3. RAM (Random Access Memory) เป็นหน่วยเก็บค่าดิจิทัล มีชื่อเรียกอีกชื่อหนึ่งว่า Read Write Memory แต่ชื่อ RAM มักใช้กันโดยทั่วไปในทางการค้าและในวารสารของวิชาชีพแขนงนี้ คุณสมบัติของมันดูได้ตามชื่อของมันนั่นเอง คือมันสามารถ เก็บหรือบันทึกค่าดิจิทัลทางภาคเข้า และสามารถอ่าน (Read) ค่าที่บันทึกออกมาโดยมีสัญญาณควบคุมมีชื่อว่า R/\bar{W} และมีสัญญาณบังคับอีกชุดหนึ่งคือ Address lines ซึ่งกำหนดตำแหน่งของหน่วยจำ (Memory) ที่ใช้เก็บค่า ถ้าใช้ Address lines 8 เส้นจะสามารถเก็บค่าได้ $2^8 = 256$ ค่า

4.2 ส่วนย่อยของระบบ

ในตอนนี้จะกล่าวถึงรายละเอียดของส่วนประกอบพื้นฐานของระบบที่ได้กล่าวถึงในตอน 4.1 ยกเว้นวงจรควบคุมซึ่งเป็นวงจรที่ออกแบบตามความต้องการเฉพาะงาน

4.2.1 S/H (Sample and Hold)

โดยหลักการแล้ววงจร s/h จะมีสวิตช์ที่ยอมให้สัญญาณขนาดออกผ่านไปยังตัวเก็บประจุในช่วง sample แต่ไม่ยอมให้สัญญาณผ่านในช่วง hold ตัวเก็บประจุจะทำหน้าที่คงค่าสัญญาณค่าสุดท้ายที่สุ่มได้ ทำให้สัญญาณออกคงที่ในช่วง hold การทำงานของวงจรแสดงในรูป 4.2-1



รูป 4.2-1 การทำงานของวงจร s/h (ก) ช่วง Sample (ข) ช่วง Hold


สวิตช์ที่จะใช้เป็นสวิตช์อนาลอก คือยอมให้สัญญาณผ่านไปได้ทั้งทางบวกและทางลบ ในทางปฏิบัติมี 2 อย่างคือ FET และไดโอด FET ที่ใช้ได้แก่ JFET และ CMOS (Complementary metal oxide semiconductor) ซึ่งผลิตมาในรูปของวงจรรวม (IC) การควบคุม FET ทำได้ง่ายกว่าเมื่อเทียบกับไดโอด แต่สวิตช์ที่ใช้ไดโอดทำงานได้เร็วกว่าโดยเฉพาะอย่างยิ่งถ้าใช้ Schottky diode

วงจรขยายที่ถือเป็นโหลดของตัวเก็บประจุ ทำหน้าที่เป็น Buffer โดยที่อินพุตแอมป์ขาเข้าของมันสูงพอที่จะไม่ทำให้มีการคายประจุจากตัวเก็บประจุมากเกินไปในช่วง hold และอินพุตแอมป์ขาออกต่ำพอที่จะจ่ายสัญญาณให้วงจรภาคต่อไปได้

ในช่วง Sample สมรรถนะของวงจรจากค่ามาตรฐานต่าง ๆ คล้ายๆ กับออปแอมป์ เช่น Offset, Drift, Nonlinearity, Gain error, Bias current นอกจากนี้ก็มีค่ามาตรฐานที่เกี่ยวข้องกับการผสมประจุ เช่น Slew rate, Settling time เป็นต้น แต่สำหรับในช่วง Sample - to - hold, Hold และ Hold - to - sample ค่ามาตรฐานต่าง ๆ จะมีชื่อเฉพาะของวงจร S/H ค่ามาตรฐานต่าง ๆ ที่สำคัญ^{2,2,3} แสดงไว้ในรูป 4.2-2

Acquisition time คือช่วงเวลานับตั้งแต่เริ่มมีสัญญาณ S/H (สั่งให้ Sample) จนถึงเวลาที่สัญญาณออกเท่ากับสัญญาณเข้าภายในช่วงของความผิดพลาดที่ระบุไว้ ค่ามาตรฐานตัวนี้เป็นผลรวมของ Switch delay time, Slew interval และ Settling time ซึ่งได้ดูจากรูป 4.2-2

Aperture (Delay) time คือช่วงเวลานับตั้งแต่หมดสัญญาณ S/H (สั่งให้ Hold) จนถึงเวลาที่สวิตช์จะเปิดเต็มที่ ในช่วงนี้วงจรจะยังคงทำหน้าที่ Sample อยู่แม้จะสั่งให้ Hold แล้ว



รูป 4.2-2 แสดงสัญญาณออกของ S/H และค่ามาตรฐานที่สำคัญ

Sample - to - Hold Offset (Offset step) เป็นการเปลี่ยนแปลงประจุในตัวเก็บประจุ เนื่องจากการถ่ายเทประจุเข้าหรือออกจากตัวเก็บประจุโดยผ่านทาง stray capacitance ในช่วงที่เปลี่ยนจาก sample ไปเป็น Hold ออฟเซตนี้เป็นผลของสัญญาณบังคับ s/H ดังนั้นทิศทางการถ่ายเทประจุจึงเป็นไปตามทิศทางการเปลี่ยนของสัญญาณบังคับ


Droop เป็นการเปลี่ยนแปลงของสัญญาณออกในระหว่างช่วง Hold อันเป็นผลมาจากกระแสรั่วไหลหรือกระแสไบแอสผ่านตัวเก็บประจุ ทิศทางของมันขึ้นอยู่กับทิศทางของกระแสรั่วไหล หรือกระแสไบแอสดังกล่าว สำหรับวงจร s/H ทั่วไปผู้ผลิตจะบอกค่า Droop เป็นอัตราการเปลี่ยนแปลงของแรงดัน (dv/dt)

Feedthrough เป็นส่วนของการเปลี่ยนแปลงของสัญญาณขาเข้าที่ปรากฏที่สัญญาณออกเนื่องมาจาก stray capacitive coupling สาเหตุส่วนใหญ่มาจากค่าความจุไฟฟ้าของสวิตช์ในภาวะเปิด

(4.2.1.1) S/H ที่ใช้ FET^{1.2, 5.1}

ในรูป 4.2-3 แสดงวงจรที่งานจริงที่ใช้ JFET ซึ่งวงจรเหล่านี้สามารถใช้ได้กับ MOSFET และ CMOS วงจรนี้ปรับปรุงจากรูป 4.2-1 โดยมีวงจรขยายต่อข้างหน้า สวิตช์เพื่อทำหน้าที่เป็นวงจรที่มีอิมพีแดนซ์ขาออกต่ำสำหรับให้ประจุแก่ตัวเก็บประจุ C ได้ดี ทำให้ Acquisition time น้อยลง วงจรขับนำ (drive) ทำหน้าที่จ่ายไฟ $+V_1$ หรือ $-V_2$ ให้แกเกตของ FET เพื่อบังคับให้ FET on หรือ off ตามต้องการ จะต้องเลือก $+V_1$ ให้มากพอที่จะทำให้ไดโอด D อยู่ที่ cutoff แม้เมื่อสัญญาณอนาล็อก v_i มีค่าบวกสูงสุด ซึ่งขณะนั้น $v_{GS} = 0$ ซึ่งทำให้ FET on โดยยอมให้สัญญาณอนาล็อกผ่านไปใกล้ตลอดช่วง sample (FET จะ off เมื่อ $v_{GS} = -V_P$ โดยที่ค่า typical value ของ $V_P = 4\text{ V}$) นอกจากนี้จะต้องเลือก $-V_2$ ให้เป็นลบมากพอที่จะทำให้ไดโอด D นำกระแสซึ่งมีผลให้แรงดันเกตต่ำกว่า v_i เกินค่า V_P ($v_G - v_i = v_{GS} < -V_P$) แม้เมื่อ v_i มีค่าเป็นลบต่ำสุด เพื่อให้ FET ไม่ทำงานตลอดช่วง Hold

โดยการจัด FET ให้อยู่ภายในวงรอบป้อนกลับดังในรูป 4.2-4 A_1 สามารถจ่ายกระแสสูงสุดของมันผ่าน FET ไปสะสมประจุให้แก่ C ทำให้ Acquisition time ลดลง




รูป 4.2-3 วงจร S/H ที่ใช้ FET ตัวเดียวพร้อมวงจรขับนำ

วงจรนี้ต้องใช้ FET อีกตัวหนึ่ง (sw_2) เป็นสวิตช์ที่ทำงานกลับกัน FET ตัวแรก (sw_1) โดยที่ในช่วง sample sw_1 จะ on ส่วน sw_2 จะ off ส่วนในช่วง Hold sw_1 จะ off แต่ sw_2 จะ on เพื่อให้มีการป้อนกลับสำหรับ A_1 เป็นการป้องกันไม่ให้ A_1 oscillate เหตุผลอีกประการหนึ่งในการมี sw_2 ก็คือ ในช่วง Hold สัญญาณออกของ A_1 จะยังคงมีค่าตามค่าสัญญาณอนาล็อกที่เปลี่ยนแปลงไป ผลก็คือในช่วง Sample ถัดไปจะ Sample ได้เร็วขึ้น C_c ในรูปจะทำหน้าที่แก้ออฟเซตอันเนื่องมาจากการถ่ายเพระจุเล็กน้อยผ่านทาง stray capacitance ในช่วงเปลี่ยนจาก Sample ไปยัง Hold

(4.2.1.2) S/H ที่ใช้ diode transmission gate^{1.3}


หลักการใช้ไดโอดเป็นสวิตช์ก็คือการไบแอสให้ไดโอดนำกระแสในช่วง Sample และให้ไดโอดหยุดนำกระแสในช่วง Hold ข้อสำคัญต้องจกวงจรให้อยู่ในรูปที่สัญญาณควบคุมการไบแอสไดโอดไม่มีผลต่อค่าสัญญาณอนาล็อกที่จะเก็บไว้ในตัวเก็บประจุ



รูป 4.2-4 วงจร s/H ที่ใช้ FET สองตัว

ตามรูป 4.2-5 แรงดันควบคุม v_g จะทำหน้าที่ปล่อยให้กระแสจากแหล่งจ่ายกระแส I ไหลผ่าน T_1 หรือ T_2 ตามต้องการ ในช่วง sample กระแสจะไหลผ่านซึ่งทำให้แรงดันเหนี่ยวนำที่จุด A สูงกว่าจุด B มีผลให้ไดโอดทุกตัวระหว่างจุด A และ B นำกระแส ไดโอดที่ต่อเป็น bridge นั้นสร้างอยู่ในวงจรรวมเดียวกันจึงมีลักษณะสมบัติใกล้เคียงกันมาก ทำให้แรงดันที่จุด C และ D เท่ากันตลอดเวลา ดังนั้นเมื่อมีแรงดันค่าหนึ่งเข้ามาที่จุด C แรงดันที่เท่ากันนี้จะมาปรากฏที่จุด D ในทางตรงกันข้ามในช่วง hold กระแส I ไหลผ่าน T_2 แรงดันจุด A จะต่ำกว่าจุด B ทำให้ไดโอด D_1 และ D_2 นำกระแส และไดโอดที่เหลือหยุดนำกระแส ประจุในตัวเก็บประจุ C ก็จะคงค่าเดิมไว้

เนื่องจากกระแสในขดลวดขั้วขั้วของหม้อแปลงพัลส์ เป็นกระแสเหนี่ยวนำชั่วคราวที่เกิดจากการเปลี่ยนแปลงของฟลักซ์แม่เหล็ก มันจึงมีค่าลดลงตามเวลา ดังนั้นเพื่อให้ไดโอดคงการนำกระแสตลอดช่วง sample ค่าความเหนี่ยวนำของขดลวดขั้วขั้วของหม้อแปลงพัลส์ (L_m) จะต้องมีค่ามากพอที่จะรักษากระแสที่ไหลผ่านไดโอด (I_0) ไม่ให้ลดลงมากเกินไป ถ้าให้ $T_c =$ charging time หรือเวลาในช่วง sample และถ้าต้องการให้กระแสที่ผ่านไดโอด ($= I_0$)



รูป 4.2-5 วงจร S/H ที่ใช้ไดโอดเป็นสวิตช์

ในตอนแรก) ลดลง 1 % ค่าความเหนี่ยวนำนี้จะต้องมีค่าประมาณดังนี้^{1.3}

$$L_m = \frac{140 (N + 1) T_c}{I_0} \quad (4.2-1)$$

โดยที่ $N =$ ครึ่งหนึ่งของจำนวนไดโอดที่ต่ออนุกรมกัน (ดูรูป 4.2-5) ค่า N นี้จะถูกกำหนดโดยค่าสูงสุดของสัญญาณอนาลอกที่จุด C (v_{imax}) ดังนี้

$$N \geq 1.43 v_{imax} - 1.93 \quad (4.2-2)$$

4.2.2 ADC (Analog to Digital Converter)

วงจร ADC ทำหน้าที่เปลี่ยนสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัล โดยทำการแบ่งช่วงของสัญญาณอนาลอกที่กำหนดให้เป็นช่วงใช้งานออกเป็นช่วงย่อย ทุอย่างสม่ำเสมอแล้วใช้ค่า

คิจิตอลค่าหนึ่งตามระบบของรหัสที่ใช้สำหรับแทนค่าสัญญาณอนาลอกในหนึ่งช่วงย่อย

การแปลงสัญญาณคิจิตอลกลับไปเป็นสัญญาณอนาลอกจะใช้สร้างสัญญาณอนาลอกที่มีค่าเท่ากับจุดกึ่งกลางช่วงย่อยที่แทนด้วยค่าคิจิตอลนั้น ดังนั้นสัญญาณอนาลอกที่ได้จากการแปลงกลับนี้อาจไม่เท่ากับค่าเดิมของมัน ก่อนที่จะแปลงเป็นสัญญาณคิจิตอล แต่อยู่ในช่วงย่อยเดียวกัน ข้อผิดพลาดจากการแปลงรหัสเช่นนี้เกิดขึ้นโดยธรรมชาติ มีชื่อเรียกว่า Quantizing error และมีค่า $\pm 1/2$ LSB หรือครึ่งหนึ่งของช่วงย่อยที่เล็กที่สุดในการจิจิรหัส นอกเหนือจากข้อผิดพลาดนี้แล้ว ADC ยังมีข้อผิดพลาดในการแปลงรหัสเนื่องจากวงจรของมัน ซึ่งอาจบอกเป็นเศษส่วนของ LSB เช่นกัน

ค่ามาตรฐานที่สำคัญของ ADC คือ Conversion time ซึ่งเป็นเวลาที่ใช้ในการแปลงค่าจากสัญญาณอนาลอกจนได้ค่าคิจิตอล

วงจร ADC มีอยู่หลายแบบ ในที่นี้จะแบ่งออกเป็น 2 พวกคือจำพวกที่ไม่ต้องใช้ DAC (Digital to Analog Converter) และจำพวกที่ต้องใช้ DAC สำหรับจำพวกแรกซึ่งไม่ต้องการใช้ DAC มีแบบที่สำคัญ ๆ ดังนี้

- ADC แบบขนาน (Parallel type)
- Voltage - to - time type
- Voltage - to - Frequency type
- Dual - Slope Converter


ส่วน ADC จำพวกที่ต้องใช้ DAC มีแบบที่สำคัญ ๆ ได้แก่

- Successive approximation converter
- Counter and Servo type

ในที่นี้จะกล่าวถึงเฉพาะ ADC แบบที่มีลักษณะพิเศษเพียง 3 แบบ เพื่อใช้อ้างอิงในการเลือก ADC แบบที่จะใช้งานต่อไป

(4.2.2.1) ADC แบบขนาน 1.4, 2.3

รูป 4.2-6 แสดง ADC แบบขนาน 3 บิต ซึ่งใช้วงจรเปรียบเทียบ 7 ตัว โดยทั่วไปสำหรับ ADC แบบนี้ขนาด n บิต จะใช้วงจรเปรียบเทียบ $2^n - 1$ ตัว ระดับเปรียบเทียบจัดห่างกันอย่างสม่ำเสมอ (ดูในรูป)



BINARY	ANALOG	THRESHOLD
111	V_R	} $\frac{13}{14} V_R$
110	$\frac{6}{7} V_R$	
101	$\frac{5}{7} V_R$	
100	$\frac{4}{7} V_R$	} $\frac{9}{14} V_R$
011	$\frac{3}{7} V_R$	
010	$\frac{2}{7} V_R$	} $\frac{7}{14} V_R$
001	$\frac{1}{7} V_R$	
000	0	} $\frac{5}{14} V_R$
		} $\frac{1}{14} V_R$


รูป 4.2-6 (ก) Parallel 3 - bit ADC (ข) ตารางการแบ่งค่า

ข้อดีของ ADC แบบนี้ก็คือทุก bit ถูกแปลงขนานกันไป ความเร็วของการแปลงขึ้นอยู่กับความเร็วของวงจรเปรียบเทียบและวงจรที่ใช้ ADC แบบอื่นที่จะกล่าวต่อไปล้วนเป็นการแปลงครั้งละ 1 บิต ดังนั้น ADC แบบนี้จึงเป็นแบบที่เร็วที่สุด

ข้อเสียของ ADC แบบขนานนี้ก็คือนับจำนวนวงจรเปรียบเทียบที่ใช้จะเพิ่มขึ้นเป็นอนุกรมเรขาคณิตเมื่อ resolution เพิ่มขึ้น สำหรับขนาด n บิตต้องใช้วงจรเปรียบเทียบ $2^n - 1$ ตัว จำนวนอุปกรณ์ทางตรรกะก็เพิ่มตามไปด้วย

โดยการขอมลความเร็วของการแปลงลง เราอาจนำ ADC แบบนี้มาต่อเรียงกัน (cascade)^{1.5} เพื่อให้ลดอุปกรณ์ต่าง ๆ ลงเมื่อจำนวนบิตเพิ่มขึ้น ตามรูป 4.2-7 ซึ่งเป็น ADC แบบต่อเรียงกันขนาด 6 บิต และใช้วงจรเปรียบเทียบ $2(2^3 - 1) = 14$ ตัวแทนที่จะใช้ถึง $2^6 - 1 = 63$ ตัว

ความคิดในการแบ่ง ADC เป็นส่วน ๆ นี้มีบริษัทผู้ผลิตแห่งหนึ่งในสหรัฐอเมริกา นำไปใช้ในการผลิตวงจรรวม (IC) ซึ่งอาจจะเป็น ADC ที่เร็วที่สุด โดยใช้ Ga-As TEDs (Transferred - electron devices) สร้าง ADC ขนาด 5 บิต ซึ่งประกอบด้วยวงจร




รูป 4.2-7 6-bit ADC แบบต่อเรียงกัน

ขนาด 1 บิต 5 หน่วยต่อเรียงกัน แต่ละหน่วยทำหน้าที่เป็น ADC และ DAC ขนาด 1 บิต
 รับเอาสัญญาณอนาล็อกทางขาเข้าแล้วเปลี่ยนเป็นสัญญาณดิจิทัล สัญญาณเข้าจะถูกหักออกด้วย
 คาอนาล็อกที่แปลงกลับจากค่าดิจิทัลที่ได้ คาอนาล็อกผลลัพธ์จะต่อเข้ากับหน่วยต่อไป ความเร็ว
 ของการทำงานของวงจร 5 บิตนี้สามารถทำการ sampling ได้ 30 ล้านครั้งต่อวินาที
 (Conversion time = 33 ns)

ที่แบ่งย่อยเป็นหน่วยละ 1 บิตนี้ยังอยู่ในขั้นวิจัย แต่ในท้องตลาด บริษัทดังกล่าว
 ได้ผลิต ADC ขนาด 8 บิต ซึ่งมี Conversion time = 33ns ออกมาในรูปของวงจรรวม
 ตัวเดียว ตามข้อความในโฆษณาในนิตยสารเล่มเดียวกันนี้ได้ข้อมูลเพียงสั้น ๆ ว่า ภายในประ-
 กอบด้วยวงจรเปรียบเทียบ 255 ตัว ซึ่งก็เป็นที่น่าทึ่งที่ทราบได้ทันทีว่าเป็น ADC แบบขนาน นั่นเอง
 (ทั้งนี้เพราะ ADC แบบนี้ขนาด 8 บิต ใช้วงจรเปรียบเทียบ $2^8 - 1 = 255$ ตัว)

(4.2.2.2) Successive approximation converter ^{1.6}

เป็น ADC ที่มีลักษณะพิเศษเฉพาะตัว คือ Conversion time มีค่าคงที่
 ไม่ขึ้นกับขนาดของสัญญาณอนาล็อก วงจรในรูป 4.2-8 เป็นวงจรแบบหนึ่งของ ADC ชนิดนี้
 Q_A, Q_B, Q_C, Q_D และ D_E ถือเป็น Modulo-5 ring counter หรืออาจถือว่าเป็น
 shift register ซึ่งมีสัญญาณออกเป็น "1" เพียงตัวเดียว และค่า "1" นี้จะเลื่อนไป
 เรื่อย ๆ เป็นวงแหวนทุกครั้งที่ clock เปลี่ยนค่าจาก "1" เป็น "0" ส่วน Q_1, Q_2
 และ Q_3 เป็นฟิลิปฟลอปสำหรับเก็บค่าดิจิทัลขอรอก ในการทำงานเริ่มต้นจะมีวงจร (ซึ่ง
 ไม่ได้แสดงในรูป 4.2-8) ที่จะ set ให้ $Q_A = "1"$ ส่วน Q_B, Q_C, Q_D และ Q_E
 เป็น "0" หาก Q_A จะ reset FF2 และ FF1 ทำให้ Q_2 และ Q_1 เป็น "0" เมื่อ
 clock เปลี่ยนค่าจาก "0" เป็น "1" ขา J ของ FF3 เป็น "1" ทำให้ถูก set เป็น
 "1" ในขณะที่สัญญาณเข้าของ DAC ภายใน $Q_3Q_2Q_1 = 100$ ซึ่งจะให้สัญญาณออก V_O
 เข้ามาเปรียบเทียบกับ V_a ซึ่งเป็นสัญญาณเข้าที่ได้จาก S/H ถ้า V_a น้อยกว่า V_O
 (หมายความว่า MSB ในขณะนี้มีค่าใหญ่เกินไป) C_O จะมีค่าเป็น "1" เมื่อ clock เปลี่ยน
 ค่าจาก "1" เป็น "0" Q_B จะถูก set ขา J ของ FF3 = $C_O \cdot Q_B = "1"$ เป็นผลให้
 Q_3 ถูก reset เมื่อ clock เปลี่ยนค่าจาก "0" เป็น "1" อีกครั้งหนึ่ง แต่ถ้าในรอบแรก



รูป 4.2-8 Successive approximation converter

V_a มากกว่า V_o C_o จะเป็น "0" ทำให้ขา J ของ FF3 เป็น "0" และ FF3 จะไม่ถูก reset เมื่อ clock เปลี่ยนค่าจาก "0" เป็น "1" ใน clock ที่สองนี้ก็เช่นเดียวกับ C_o จะเป็นตัวบอกว่าขณะนี้ V_a มากหรือน้อยกว่า V_o ถ้ามากกว่าใน clock ต่อไป Q_2 จะถูกคงค่าไว้ แต่ถ้าน้อยกว่า Q_2 จะถูก reset ใน clock ต่อไป การทำงานจะเป็นแบบนี้ไปเรื่อย ๆ จนครบทุกบิต ในกรณี 3 บิตนี้ บิตสุดท้ายจะถูกตัดสินว่ามีค่าอะไร ใน clock ที่ 4 และ clock ที่ 5 ใช้สำหรับส่งค่าดิจิทัลออกไปใช้งาน

การทำงานของ ADC แบบนี้เหมือนกับการชั่งน้ำหนัก โดยเริ่มต้นใส่ตุ้มน้ำหนักที่หนัก

ที่สุดลงไปก่อน ถ้าหนักเกินไปก็หยิบค้อนนี้ออกมาแล้วใส่ค้อนน้ำหนักรองลงไปแทน แต่ถ้าเบาไปก็ปลดค้อนน้ำหนักแรกไว้บนตาชั่ง และใส่ค้อนน้ำหนักรองเพิ่มลงไป ทำเช่นนี้ไปเรื่อย ๆ จนลงถึงค้อนน้ำหนักอันเล็กที่สุด ก็เป็นอันว่าชั่งเสร็จ

(4.2.2.3) Dual - Slope Converter^{1.7}

เป็น converter ที่นิยมใช้กันมากแบบหนึ่ง เหมาะสำหรับใช้ใน digital voltmeter หรือใช้ในวงจรที่ยอมให้ใช้เวลานานในการแปลง โดยมีข้อดีที่สามารถลด Noise ได้ซึ่งเนื่องมาจากการหาค่าเฉลี่ยของสัญญาณ การทำงานของวงจรดูจากรูป 4.2-9 (ก) ที่เวลาเป็น 0 สวิตช์ s_1 อยู่ที่ A s_2 เริ่มเปิดขณะนี้ C ไม่มีประจุสัญญาณเอาต์พุต V_a จะต่อกับวงจร integrator ถ้า $T = RC$ สัญญาณออกของ integrator จะมีค่าลดลงไปทางลบ (ดูรูป 4.2-9 (ข))

$$V_o = -\frac{t}{T} V_a$$

ในขณะที่เวลาที่เวลาเป็น 0 แรงดันออกของวงจรเปรียบเทียบกับ V_c เป็น "1" สัญญาณ clock จะผ่านเกตเข้าไปนับในวงจรมับ ซึ่งถูก clear อยู่ก่อนแล้ว วงจรมับจะนับไปเรื่อย ๆ จนถึงเวลา T_1 ซึ่งนับได้ 2^N ครั้ง Q_N จะเปลี่ยนเป็น "1" ขณะนั้นสัญญาณออก V_o มีค่า


$$V_o = -\frac{V_a}{T} T_1 = -\frac{V_a}{T} 2^N T_C \quad (4.2-3)$$

โดยที่ T_C คือคาบของสัญญาณ clock Q_N จะบังคับให้ s_1 เปลี่ยนมาอยู่ที่ทาง B V_o จะเริ่มเพิ่มค่าไปทางบวกจนกระทั่งที่เวลา T_2 V_o เริ่มเป็นบวก V_c จะกลายเป็น "0" ซึ่งจะหยุดสัญญาณ clock ที่จะเข้าไปวงจรมับ เราจะได้


$$\frac{V_r(T_2 - T_1)}{T} = \frac{V_a T_1}{T} \quad (4.2-4)$$

แทนค่าจาก (4.2-3) จะได้

$$T_2 - T_1 = \frac{V_a}{V_r} 2^N T_C$$



(ก)



(ข)

รูป 4.2-9 (ก) Dual - Slope ADC (ข) สัญญาณออกของ integrator

เนื่องจากที่เวลา T_1 ฟลิปฟลอป N ตัวแรกต่างก็เป็น 0 ที่เวลา T_2 สมมุติว่าจำนวนนับเพิ่มขึ้นเป็น k นั้น

$$T_2 - T_1 = T_c = \frac{V_a}{V_r} 2^N T_c \quad (4.2-5)$$

จำนวนนับ จะคือ

$$= \frac{V_a}{V_r} 2^N \quad (4.2-6)$$

ในขณะที่ $v_a < v_r$ วงจรนี้จะเป็น ADC เพราะ คือค่าสัญญาณออกกิจิตอลซึ่งจะแปรตามค่า v_a ถ้า $v_a \geq v_r$ จะเกิน 2^N เกิด over folw

เมื่อจะเริ่มการแปลงในรอบต่อไปจะต้อง Clear ฟลิปฟลอปทุกตัวเสียก่อน แล้วปิคสวิตซ์ s_2 ช่วงหนึ่งเพื่อคายประจุใน C และสับ s_1 กลับไปยัง A ใหม่อีกครั้งหนึ่ง


4.2.3 RAM (Random access memory)^{1.8}

RAM เป็นหน่วยจำที่สามารถบันทึกค่าหรืออ่านค่าที่บันทึกไว้ การจัดหน่วยจำใน RAM อยู่ในลักษณะที่สามารถเลือกหน่วยจำที่ต้องการโดยให้ค่ากิจิตอลสำหรับหน่วยจำนั้นแก่ Address lines สำหรับ Address lines n เส้นจะมีค่ากิจิตอลได้ 2^n ค่า ซึ่งหมายถึงมีหน่วยจำได้มากที่สุด 2^n หน่วย

RAM อาจจะสร้างจาก BJT (Bipolar junction transistor) หรือ MOSFET (Metal - oxide - semiconductor field - effect transistor) ซึ่งมักจะเรียกชื่อว่า MOS RAM ที่สร้างจาก BJT มีข้อดีคือความเร็วสูง แต่มีข้อเสียที่ใช้กำลังงานสูง และกินเนื้อที่ของซิลิกอนในวงจรรวมมาก ส่วน RAM ที่เป็น MOS ความเร็วต่ำกว่า แต่ใช้กำลังงานต่ำและกินเนื้อที่ของซิลิกอนในวงจรรวมน้อยกว่า BJT มาก

ใน BJT RAM หน่วยความจำใช้วงจร Cross - coupled inverters หรือ Flip-flop ซึ่งมีภาวะอยู่ตัวได้สองภาวะใช้เก็บค่า "0" หรือ "1" ส่วน MOS RAM มีได้สองแบบ


4.2.3.1 Static MOS RAM หน่วยความจำใช้วงจร Flip-flop เช่นเดียวกับ BJT RAM รูป 4.2-10 แสดงหน่วยความจำเพียงหนึ่งในจำนวนหน่วยความจำทั้งหมดซึ่งจัดเรียงให้อยู่ในรูปของ X-Y matrix โดยมีวงจร Decoder สำหรับแปลงจาก Address lines ให้สัญญาณกลุ่ม X และกลุ่ม Y เป็น "1" ใ้กลุ่มละหนึ่งเส้นสำหรับที่หน่วยความจำที่ถูกเลือก T_5-T_6 จะนำกระแส ในการบันทึกค่าต้องตั้งให้ $w = "1"$ T_9 จะนำกระแสผ่าน T_7 และ T_5 ไปเก็บใน Flip-flop ส่วนในการอ่านค่าที่บันทึกไว้ $R = "1"$ T_{10} จะนำกระแส ค่าที่เก็บใน Flip-flop จะส่งผ่าน T_6, T_8 และ T_{10} ออกมาเป็นค่าที่เป็น Complement กับสัญญาณที่ได้บันทึกไว้



รูป 4.2-10 หน่วยความจำของ static MOS RAM ซึ่งแสดงอยู่ภายในกรอบเส้นประ และอุปกรณ์ต่าง ๆ สำหรับการเลือก

4.2.3.2 Dynamic MOS RAM อาศัยตัวเก็บประจุที่เกิดของ MOSFET เพื่อคงค่าแรงดันไว้ได้ชั่วขณะ เหตุที่สามารถคงค่าแรงดันไว้ได้ก็เนื่องจากความต้านทานขาเข้าของ MOSFET สูงมาก ทำให้การคายประจุที่เก็บไว้เป็นไปอย่างช้า ๆ แต่เนื่องจากประจุจะคายออกไปเรื่อย ๆ จึงจำเป็นต้องมีวงจร Refresh สำหรับคอยเพิ่มประจุจำนวนนี้เป็นระยะ ๆ

รูป 4.2-11 แสดงหน่วยจำแบบหนึ่งของ RAM ประเภทนี้ ตัวเก็บประจุ C ที่แสดงด้วยเส้นประเพื่อแสดงว่ามีขึ้นเองโดยธรรมชาติ ไม่ได้ตั้งใจสร้างขึ้น การบันทึกกระทำโดยผ่าน T_9 , T_7 และ T_5 เหมือน static RAM ถ้าสัญญาณเข้าเป็น "1" มันจะเก็บประจุไว้ใน C_2 T_2 จะนำกระแสทำให้ C_1 ถูกต่อลงดิน และ T_1 ไม่นำกระแส เนื่องจาก T_1 และ T_2 ต่อเป็นฟลิปฟล็อป เมื่อหมดคราวบันทึกค่าแล้ว ค่าประจุใน C_2 จะยังคงมีอยู่ต่อไปอีกระยะหนึ่ง ถ้าสัญญาณเข้าเป็น "0" ผลจะได้กลับกันคือ C_1 มีประจุ แต่ C_2 ไม่มีประจุ การอ่านกระทำโดยผ่าน T_6 , T_8 และ T_{10} ในทำนองเดียวกับ Static RAM



รูป 4.2-11 หน่วยความจำของ Dynamic MOS RAM ซึ่งแสดงอยู่ภายในกรอบเส้นประ

ส่วนที่ต่างจาก static RAM ก็คือมันต้องมี Refresh Cycle อยู่ตลอดเวลา เพื่อชดเชยประจุที่รั่วไหลจาก C_1 หรือ C_2 แล้วแต่ว่าข้อมูลที่เก็บมีค่าเป็น "0" หรือ "1" ในช่วง Refresh ถ้า Refresh และ X เป็น "1" ทำให้ T_5 , T_6 , T_{11} และ T_{12} นำกระแส สมมุติว่าเก็บค่า "0" ไว้ ในขณะนี้ประจุอยู่ที่ C_1 ทำให้ T_1 นำกระแส และ T_2 ไม่นำกระแส การที่ T_{11} , T_5 และ T_1 นำกระแสทำให้ C_2 ถูกประจุให้เต็มที่ได้ $1/3 V_{DD}$ ในขณะที่ T_{12} , T_6 นำกระแส แต่ T_2 ไม่นำกระแส C_1 จะถูกประจุเต็มที่ได้ถึง V_{DD} นอกจากนี้ใน C_1 เติมจะมีประจุเหลืออยู่บ้าง ดังนั้นเมื่อหมดช่วง Refresh ซึ่งเป็นช่วงเวลาสั้น ๆ C_1 จะมีประจุอยู่มากกว่า C_2 เป็นผลให้ T_1 นำกระแส และ T_2 ไม่นำกระแส ประจุใน C_2 จะคายออกโดยผ่าน T_1 สรุปแล้ว C_1 จะได้ประจุเพิ่มขึ้นหลัง Refresh cycle

4.2.4 DAC (Digital to Analog Converter)^{1.9}

เป็นวงจรที่แปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก โดยหลักการแล้ว DAC สร้างได้ง่ายกว่าเมื่อเทียบกับ ADC ดังนั้นจึงมีผู้ผลิต DAC ออกมาจำหน่ายในรูปของวงจรรวม (Integrated circuit หรือ IC) ความสำคัญสำคัญของ DAC ก็คล้ายกับของ ADC ได้แก่ความผิดพลาดของการแปลงสัญญาณ และเวลาในการแปลงสัญญาณ (Conversion time) สำหรับ DAC แบบที่เป็นวงจรรวม ความผิดพลาดของการแปลงสัญญาณขึ้นกับวงจรภายในไม่สามารถแก้ไขได้ มีแต่เวลาในการแปลงสัญญาณเท่านั้นที่สามารถแก้ไขเปลี่ยนแปลงโดยใช้อุปกรณ์ภายนอก


DAC มีได้หลายแบบ ในที่นี้จะกล่าวถึงเฉพาะแบบที่สำคัญ อย่างย่อ ๆ รายละเอียดจะดูได้จากในเอกสารอ้างอิง เช่น เอกสารอ้างอิงหมายเลข 1 และ 2 เป็นต้น

4.2.4.1 The weighted - resistor DAC ใช้หลักการของวงจรรวมสัญญาณ โดยมีอัตราขยายต่างกันสำหรับสัญญาณเข้าต่างกัน ตัวอย่าง DAC แบบนี้แสดงในรูป 4.2-12 สัญญาณดิจิทัลที่เป็น "1" จะบังคับสวิทช์ให้ส่งแรงดันอ้างอิงเข้าไปขยายในวงจรบวกสัญญาณ ซึ่งสร้างจากออปแอมป์ อัตราขยายของวงจรรวมสัญญาณจะจัดโดยค่าตัวต้านทานเข้าสำหรับแต่ละสัญญาณ ให้อัตราขยายของบิตที่ 1 (บิตที่มีนัยสำคัญค่าเป็นที่สอง) เป็นสองเท่าของบิตที่ 0 (บิตที่มีนัยสำคัญค่าสุด) อัตราขยายของบิตที่ 2 เป็นสองเท่าของบิตที่ 1 เช่นนี้ไปเรื่อย ๆ ตามน้ำหนักของบิตในระบบ Binary


4.2.4.2 The R-2R Ladder DAC เป็น Weighted - Resistor DAC แบบหนึ่งซึ่งใช้ค่าความต้านทานอยู่สองค่าคือ R และ 2R ตามในรูป 4.2-13 ซึ่งสามารถตรวจสอบได้ว่าอัตราขยายจะเพิ่มเป็นสองสำหรับสัญญาณดิจิทัลที่มีนัยสำคัญเพิ่มขึ้นหนึ่งบิต

4.2.4.3 The current - driven DAC จะเป็นแบบโคในสองแบบข้างต้นก็ได้ แต่ใช้กระแสอ้างอิงแทนแรงดันอ้างอิง ทำให้ความเร็วสูงขึ้น วงจรแบบนี้แสดงในรูป 4.2-14 ซึ่งใช้

4.2.4.4 The inverted - ladder DAC เป็นการปรับปรุงเพื่อลดผลของการหน่วงเวลาในวงจร R-2R วงจร DAC แบบนี้แสดงในรูป 4.2-15



รูป 4.2-12 ตัวอย่างวงจร weighted - resistor DAC ขนาด n บิต



รูป 4.2-13 วงจร R-2R Ladder DAC ขนาด n บิต สัญญาณดิจิทัลจะใช้ บังคับสวิตช์เพื่อส่งแรงดันอ้างอิงเหมือนในรูป 4.2-1 แต่จะละไว้ในฐานะที่เข้าใจเพื่อให้รูปดูง่ายขึ้น




Fig 4.2-14 Current - driven R-2R ladder DAC





Fig 4.2-15 Inverted - ladder DAC



รูป 4.2-16 วงจร DAC ขนาด 12 บิต แสดงการจัดกลุ่มกระแสอ้างอิง 4 ค่า สำหรับรหัสแบบ Binary ถ้าใช้รหัส BCD ต้องเปลี่ยนค่า $R = 4K$, $R_A = 8132.5$ และ $R_B = 8437.5$

สำหรับวงจร DAC ที่ผลิตออกมาในรูปของวงจรรวม จะใช้เทคนิคต่าง ๆ ตามที่กล่าวมาแล้วประกอบกัน สำหรับ DAC ที่มีจำนวนบิตมากขึ้นมักจะมีการรวมกลุ่มย่อย ๆ วงจรในรูป 4.2-16 แสดงถึงการจัดออกเป็นกลุ่มละสี่บิตซึ่งทำให้ใช้ค่ากระแสอ้างอิงเพียงสี่ค่า^{2.4}

4.2.5 วงจรกรองแบบผ่านต่ำ (LPF)^{5.2}


วงจรกรองแบ่งเป็น 2 แบบใหญ่ ๆ คือแบบ Passive และแบบ Active แบบ Passive หมายถึงวงจรที่ใช้เฉพาะอุปกรณ์ที่เป็น Passive ได้แก่ตัวต้านทาน ตัวเก็บประจุ และตัวเหนี่ยวนำ (Inductance) ส่วนแบบ Active เป็นแบบที่ใช้วงจรขยายประกอบกับตัวต้านทานและตัวเก็บประจุ สำหรับงานที่ความถี่ไม่สูงมากและต้องการวงจรกรองที่มีอันดับ (Order) สูง มักจะสร้างแบบ Active ข้อดีอีกประการหนึ่งของวงจรกรองแบบ Active ก็คือสามารถสร้างวงจรกรองให้มีอัตราขยายได้ และสามารถสร้างให้อิมพีแดนซ์ทางออกมีค่าต่ำ ทำให้เมื่อต่อโหลดเข้ากับจะไม่ทำให้ลักษณะสมบัติของวงจรกรองผิดไป ในที่นี้เราจะกล่าวถึงเฉพาะวงจร

กรองแบบผ่านต่ำแบบ Active ซึ่งเป็นแบบที่จะออกแบบขึ้น โดยทั่วไปจะใช้โอพแอมป์เป็น วงจรขยาย สำหรับโอพแอมป์ 1 ตัวสามารถสร้างวงจรกรองแบบผ่านต่ำได้สองแบบ

4.2.5.1 วงจรกรองอันดับหนึ่ง เป็นวงจรกรองที่ Transfer function มีเพียงหนึ่ง pole ตามสมการ

$$H(S) = \frac{H_o W_o}{S + W_o} \quad (4.2-7)$$

วงจรในรูป 4.2-17 (ก) แสดงวงจรแบบหนึ่งของวงจรกรองอันดับหนึ่ง วงจร กรองแบบนี้มักใช้ในกรณี อันดับรวมของวงจรกรองเป็นเลขคี่ เช่น ถ้าต้องการวงจรกรองอันดับ 3 จะสร้างโดยใช้วงจรอันดับหนึ่งต่อเรียงกันกับวงจรอันดับสอง เป็นต้น



รูป 4.2-17 วงจรกรองแบบผ่านต่ำ (ก) อันดับหนึ่ง (ข) อันดับสอง


4.2.5.2 วงจรกรองอันดับสอง เป็นวงจรกรองที่ Transfer function มีสอง poles ตามสมการ

$$H(S) = \frac{H_o W_o^2}{S^2 + \alpha W_o S + W_o^2} \quad (4.2-8)$$

วงจรแบบหนึ่งที่ยอมรับกันแสดงในรูป 4.2-17 (ข) ค่า เป็นตัวกำหนดผล
 ทบสนองความถี่ของวงจรกรอง ดังรูป 4.2-18 ค่า $= 1.414$ เป็นค่าที่ได้ผลตอบ
 สสนองแบบ Maximally flat ถ้าค่า เล็กกว่านี้จะมี Overshoot คือผลตอบสนอง
 จะมีบางส่วนเกินเส้น 0 dB ตามในรูป 4.2-18

การนำเอาวงจรกรองทั้งสองแบบมาคือเรียงกัน เพื่อให้ได้ผลตอบสนองแบบต่าง ๆ
 มีได้หลายวิธี ที่นิยมกันมากคือจัดแบบ n-th order Butter worth หรือ Maximally
 flat LPF สำหรับวงจรกรองอันดับสองที่ $= 1.414$ เป็นเพียงกรณี $n = 2$ สำหรับ
 Butter worth LPF นี้ ขนาดของผลตอบสนองความถี่จะเป็นไปตามสมการ

$$|H(j\omega)| = \frac{H_0}{\sqrt{1 + \left(\frac{\omega}{\omega_0}\right)^{2n}}} \quad (4.2-9)$$



รูป 4.2-18 ขนาดของผลตอบสนองความถี่ของวงจรกรองผ่านต่ำอันดับสอง
 สำหรับ $\alpha \leq 2$

4.3 การเลือกส่วนย่อยของระบบเพื่อกำหนดบล็อกโคอะแกรมใช้งานของระบบ

ดังที่ได้อธิบายมาแล้วในตอน 4.1 ส่วนย่อยของระบบประกอบด้วย

1. S/H
2. ADC
3. วงจรจำ
4. DAC
5. LPF
6. วงจรควบคุม


ในตอนนี้จะได้ทำการเลือกแบบของส่วนย่อยของระบบที่จะใช้เท่าที่จำเป็นในระดับบล็อกโคอะแกรม และทำการแบ่งและ/หรือรวม เอาหน่วยต่าง ๆ ไว้ในแผนวงจรพิมพ์แผ่นต่าง ๆ กัน เพื่อที่จะได้ออกแบบในรายละเอียดและสร้างแผนวงจรพิมพ์ขึ้นมาต่อไป

สำหรับวงจร S/H นั้น ไม่มีปัญหาเพราะไม่ว่าจะใช้แบบไหนลักษณะที่เขียนเป็นบล็อกโคอะแกรมจะเหมือนกัน วงจร LPF ก็เช่นเดียวกันไม่ว่าจะใช้วงจรแบบไหนก็แทนได้ด้วยบล็อกโคอะแกรมเหมือนกัน

วงจรรจำเราเลือก Static RAM เพื่อตัดความยุ่งยากในการมี Refresh clock ซึ่งจำเป็นสำหรับ Dynamic RAM RAM ที่ใช้คือ MM2102AL ซึ่งมีขนาด 1 บิตและเก็บได้ 1024 คำ ต้องใช้ RAM 8 ตัวเพื่อให้ได้ 8x256 บิต แต่ละตัวใช้เพียง 1 ใน 4 ของหน่วยความจำที่มีให้ ดังนั้น Address lines จึงใช้เพียง 8 เส้น สัญญาณควบคุมมี R/W (Read-write) และ \overline{CE} (Chip select) บล็อกโคอะแกรมของวงจรรจำแสดงในรูป 4.3-1

วงจรรควบคุมเป็นวงจรที่ออกแบบตามความต้องการใช้งาน และจะออกแบบเมื่อทำการเลือกส่วนย่อยของระบบครบหมดแล้ว ดังนั้นจึงเหลือวงจร ADC และ DAC ซึ่งจะคงทำการเลือกแบบที่จะใช้เสียก่อนในตอนนี้

สำหรับวงจร DAC จะเลือกวงจรรวมเบอร์ DAC 0808 ซึ่งหาซื้อได้ในท้องตลาด



รูป 4.3-1 บล็อกไออะแกมของวงจรรจำ

วงจร ADC ในลักษณะวงจรรวม (IC) ตัวเดียวเท่าที่พอจะสั่งซื้อได้ในราคาไม่แพงเกินไปนัก เป็นแบบ Successive approximation ซึ่งมี Conversion time ค่ามาก เช่นเบอร์ ADC 0800 ขนาด 8 บิต ของ N.S. มี Conversion time = $50\mu\text{s}$ ส่วน ADC ที่เร็วมาก เช่นเบอร์ ADC 1103-001 ของ Analog Devices (Conversion time $1\mu\text{s}$) ก็มีราคาแพงมากและต้องสั่งซื้อเป็นพิเศษจึงตัดสินใจจะออกแบบสร้าง ADC ขึ้นเองจากวงจรรวมย่อย ๆ


ADC แบบขนาน เป็นแบบที่มีความเร็วสูงสุดแต่วงจรมุ่งยากไม่เหมาะที่จะสร้างด้วยวงจรรวมย่อย ๆ สำหรับ ADC ขนาด 8 bit ต้องใช้วงจรเปรียบเทียบถึง 255 ตัว ADC แบบ dual slope integration เป็นแบบที่ความถูกต้องสูงมาก แต่ทำงานได้ช้ามากคืออยู่ในระดับหนึ่งในพันของวินาทีไม่เหมาะที่จะนำมาใช้ ณ ที่นี้ ส่วน ADC แบบ successive approximation ถ้าจะสร้างขึ้นเอง วงจรมุ่งยากพอสมควร แต่ความเร็วในการทำงานก็ยังไม่สูงมากนัก โดยอาศัยข้อมูลเบื้องต้นจากการทดสอบวงจร DAC ที่ค่อนข้างชั่วคราว (ภาคการทดสอบ DAC ที่จะกล่าวถึงในตอน 5.2.1 เป็นการทดสอบบนแผงวงจรใช้งานจริง) Conversion time ของ DAC 0808 ประมาณ $1.4\mu\text{s}$ (ตามข้อมูลของผู้ผลิต) $t_c = 120\text{ns}$ ซึ่งยังไม่รวมผลของการใช้ออปแอมป์ทางภาคออก) ดังนั้นถ้าจะสร้าง

ADC แบบ Successive Approximation Conversion time ที่ได้จะไม่ดีกว่า $8 \times 1.4 \text{ s} = 11.2 \mu\text{s}$ ทั้งนี้ยังไม่รวมผลการหน่วงเวลาของวงจรอื่น ๆ ที่ใช้ประกอบ เช่น วงจรเปรียบเทียบและวงจรตรรก เป็นต้น


ADC แบบที่เลือกในการออกแบบคักแปลงจากวงจรในรูป 4.2-7 โดยเพิ่ม ADC แบบขนาน 2 บิตเข้าไป เพื่อให้ทำงานเป็น ADC แบบขนานผสมกับแบบ successive approximation ซึ่งแทนที่จะลองค่าดิจิทัลทีละหนึ่งบิต เราใช้ ADC แบบขนาน ทำให้ลองค่าได้ทีละ 3 บิต และ 2 บิตตามลำดับ วงจรและสัญญาณควบคุมแสดงไว้ในรูป 4.3-2

สัญญาณควบคุม C_1 ทำให้ D_4-D_0 เป็น 0 เป็นการลองค่าด้วย 3 บิตแรก หลังจากสัญญาณนาฬิกา v_a อยู่ตัว แล้วนำไปลบจากสัญญาณเข้า v_i ได้สัญญาณ v_2 ซึ่งเป็นส่วนที่เหลือจะลองด้วยบิตค่า ๆ หลังจาก D_4, D_3, D_2 อยู่ตัวแล้ว ขอบค่านลงของสัญญาณ C_2 จะผ่านค่าเหล่านี้ไปเก็บคงค่าเป็น D_4, D_3, D_2 เป็นการลองค่า 3 บิตต่อไป สัญญาณ v_a และ v_d จะเปลี่ยนแปลงอีก จนกระทั่ง D_1 และ D_0 มีค่าอยู่ตัว (ในช่วงนี้ D_4, D_3, D_2 ก็มีการเปลี่ยนแปลงแต่เป็นค่าที่ไม่มีประโยชน์ต่อเราแล้ว ถ้าวงจรทำงานถูกต้องในช่วงนี้ D_4, D_3 และ D_2 จะมีค่าลงมาเป็น 0) และขอบค่านลงของสัญญาณ C_3 จะผ่านค่าเหล่านี้ไปที่ D_1 และ D_0 กระบวนการของ ADC สิ้นสุดที่ตรงนี้โดยไม่จำเป็นต้องรอเวลาให้ผลของ D_1 และ D_0 ไปปรากฏที่ v_a และ v_r C_1 จะ delay จาก C_3 เพียงเล็กน้อยเพื่อ Latch ค่า D_7-D_0 ไว้สำหรับบันทึกเข้าวงจรจำ หลังจากนั้น C_1 เปลี่ยนเป็น 0 แล้วกระบวนการแปลงสัญญาณรอบต่อไปก็เริ่มต้นอีกครั้งหนึ่ง

บล็อกโคอะแกรมของทั้งระบบแสดงในรูป 4.3-3 ซึ่งจัดอยู่ในแผนวงจรพิมพ์ 4 แผ่น (ไม่รวมแผงวงจรแหล่งจ่ายไฟตรงอีก 1 แผ่น) โดยใช้รีเลย์คักวงจร DAC ออกจาก ADC ในช่วง Read ทำให้สามารถใช้ DAC ตัวเดิมแปลงค่าที่อ่านจากวงจรจำเป็นค่าอนาลอก ซึ่งนอกจากจะลดองค์ประกอบลงแล้วยังลดความคลาดเคลื่อนในการแปลงเนื่องจากใช้ DAC ตัวเดียวกัน ทั้งตอนบันทึกค่าและตอนอ่านค่า รีเลย์เหล่านี้จะทำงานเฉพาะตอนบันทึก และเนื่องจากมันต้องใช้เวลาประมาณ $1/50$ วินาทีในการคักหรือค้ววงจร จึงต้องอาศัยสัญญาณบังคับ WL (Pre-write loop) เพื่อให้รีเลย์เหล่านี้ทำงานเรียบร้อยเสียก่อนที่จะเปลี่ยนเป็น write loop



(ก)



(ข)

รูป 4.3-2 (ก) บล็อกโคอะแกรมของ ADC ที่ออกแบบขึ้น (ข) ด้วยความควบคุมต่าง ๆ


เนื่องจากสัญญาณดิจิทัล D_0-D_7 ที่ต่อระหว่างแผงวงจรแปลงสัญญาณและแผงวงจรจำเป็น Bi-directional bus คือในช่วง write สัญญาณดิจิทัลจาก ADC จะส่งไปยังวงจรจำ ส่วนในช่วง Read สัญญาณจากวงจรจำส่งผ่าน bus นี้ กลับมายังแผงวงจรแปลงสัญญาณเข้าไปยัง ADC ดังนั้นที่แผงวงจรจำจึงต้องมี Tri-state buffers ทำหน้าที่ต่อสัญญาณออกจาก RAM มาเข้า bus นี้เพื่อต่อไปยัง DAC ในช่วง Read และคัดสัญญาณออกของ RAM ออกจาก bus ในช่วง write Buffers เหล่านี้ควบคุมโดย \overline{WL} เพื่อให้ทำหน้าที่คัดต่อสัญญาณพร้อม ๆ กับรีเลย์ข้างต้นนี้

โดยการใส่วงจร Latch เพื่อคงค่าดิจิทัลที่ได้จาก ADC สำหรับบันทึกไว้ใน RAM ทำให้ระบบทำงานได้เร็วขึ้น เพราะเมื่อค่าดิจิทัลถูกเก็บไว้ที่ Latch แล้วเราจะเริ่มต้น sample ค่าอนุภาคใหม่ได้ทันทีพร้อม ๆ กับการบันทึกค่าดิจิทัลที่ Latch ลงไว้ใน RAM การจับเวลาสัญญาณควบคุมเพื่อให้ระบบทำงานเป็นไปตามนี้แสดงในรูป 4.3-4

ปัจจัยสำคัญที่ทำให้สามารถจับเวลาสัญญาณควบคุมแบบนี้ก็คือเวลาในการบังคับให้วงจร Latch ทำงาน ต้องน้อยกว่า write cycle time ของวงจรจำ มิฉะนั้นจะไม่ทำให้ระบบเร็วขึ้นเลย แต่ในที่นี้เราทำได้เพราะ Latch ที่ใช้ซึ่งคือเบอร์ 7475 มี latch control time = 30ns ส่วน write cycle time ของ RAM ที่ใช้ = 350 ns เป็นอย่างน้อย

สัญญาณควบคุม Latch คือ F/\overline{L} (Follow - latch) ถ้าเป็น "1" หมายถึง Follow คือสัญญาณออกมีค่าตามสัญญาณเข้า ถ้าเป็น "0" หมายถึง Latch เนื่องจาก F/\overline{L} เป็น "0" จนกว่าจะบันทึกค่าใน RAM เสร็จ ดังนั้นขอบค่านขึ้นของมันสามารถนำไปเลื่อน Address ของ RAM ไปอีก 1 ที่ เพื่อเตรียมบันทึกค่าดิจิทัลค่าต่อไป

จากบล็อกโคอะแกรมรูป 4.3-3 Clock input (CLI) ที่จะใช้กับ RAM สามารถเลือกจากสัญญาณ F/\overline{L} หรือสัญญาณที่ได้จากการหาร F/\overline{L} ด้วยวงจรหารภายในแผงวงจรจำ ซึ่งในกรณีหลังนี้ CLI จะมีความถี่ต่ำลงเพื่อใช้ในการที่ต้องการสัญญาณออกที่อ่านจาก RAM ช้าลงพอที่จะบันทึกด้วย X-Y Recorder ได้




รูป 4.3-3 บล็อกโคะแกรมสมบูรณ์ของระบบ แสดงการแบ่งหน่วยต่าง ๆ ลงบน
แผนวงจรพิมพ์ต่าง ๆ

สัญญาณบังคับที่ออกจากแผงวงจรจำได้แก่ $\overline{CAR1}$ และ $\overline{CAR2}$ (CARRY) ซึ่งเป็นสัญญาณที่บอกให้แผงวงจรควบคุมรู้ว่าขณะนี้สัญญาณทั้งสองนี้เป็น "0" พร้อมกันหมายถึงการบันทึกค่าได้ทำถึงตำแหน่งสุดท้ายของ RAM แล้วหลังจากนี้วงจรควบคุมจะเปลี่ยนจากสถานะ Write มาเป็นสถานะ Read โดยอัตโนมัติ

ในแผงวงจรควบคุมนอกจากจะสร้างสัญญาณบังคับต่าง ๆ ที่ได้กล่าวมาแล้วยังมีวงจรบอกสถานะของเครื่อง เช่น อยู่ในสถานะ Reset บอกด้วยสัญญาณ MR (Master Reset) สถานะ Standby บอกด้วยสัญญาณ \overline{WL} สถานะ Write และสถานะ Read ซึ่งบอกได้ด้วยสัญญาณ \overline{WL} มีสวิตช์บังคับ 3 อันคือ Reset, standby และ Start สำหรับบังคับให้เครื่องอยู่ในสถานะต่าง ๆ ที่พิเศษคือสถานะ write จะเปลี่ยนเป็นสถานะ Read โดยอัตโนมัติหลังจากที่ได้บันทึกค่าเต็มตามจำนวนที่ต้องการใน RAM แล้ว การเริ่มสถานะ Read จะเลือกได้สองแบบคือแบบ Manual หรือเริ่มด้วยการกดสวิตช์ Start และแบบอัตโนมัติซึ่งเริ่มเมื่อมีสัญญาณ \overline{TRIG} จากแผงวงจรภาคเข้าและภาคออกเมื่อสัญญาณอนาล็อกขาเข้ามีค่าสูงกว่าระดับที่ใดตั้งไว้

ในบทต่อไปจะได้กล่าวถึงรายละเอียดการออกแบบวงจรโดยละเอียด



รูป 4.3-4 แสดงการจับเวลาของสัญญาณบังคับที่สำคัญ