

การออกแบบฮาร์ดแวร์ค้นหาขอบภาพแบบใช้ขั้นตอนวิธีของแคะนิตต์แปลง

นาย สุกิตติ ภูนาศ



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรมหาบัณฑิต

ภาควิชาวิศวกรรมคอมพิวเตอร์

บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

ปีการศึกษา 2539

ISBN 974-636-485-5

ลิขสิทธิ์ของบัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

**A HARDWARE DESIGN OF MODIFIED CANNY  
EDGE DETECTION ALGORITHM**

Mr. Sukitti Punak

A Thesis Submitted in Partial Fulfillment of the Requirements

for the Degree of Master of Science

Department of Computer Engineering

Graduate School

Chulalongkorn University


Academic Year 1996

ISBN 974-636-485-5


หัวข้อวิทยานิพนธ์      การออกแบบฮาร์ดแวร์ค้นหาขอบภาพแบบใช้ขั้นตอนวิธีของแคนนี่ดัดแปลง  
โดย                              นายสุกิตติ ภูนาศ  
ภาควิชา                              วิศวกรรมคอมพิวเตอร์  
อาจารย์ที่ปรึกษา              อาจารย์ ดร.ประภาส จงสถิตย์วัฒนา

---


บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่ง  
ของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต


  
.....คณบดีบัณฑิตวิทยาลัย  
(ศาสตราจารย์ นายแพทย์สุภวัฒน์ ชุตินวงศ์)

คณะกรรมการสอบวิทยานิพนธ์

  
.....ประธานกรรมการ  
(ผู้ช่วยศาสตราจารย์ ดร.สมชาย ประสิทธิ์จิตรระกูล)

  
.....อาจารย์ที่ปรึกษา  
(อาจารย์ ดร.ประภาส จงสถิตย์วัฒนา)

  
.....กรรมการ  
(อาจารย์ นงลักษณ์ ไคววาสารัช)

  
.....กรรมการ  
(อาจารย์ วิวัฒน์ วัฒนาวุฒิ)



พิมพ์ต้นฉบับบทคัดย่อวิทยานิพนธ์ภายในกรอบสี่เหลี่ยมนี้เพียงแผ่นเดียว

สุกิตติ ภูนาศ : การออกแบบฮาร์ดแวร์ค้นหาขอบภาพแบบใช้ขั้นตอนวิธีของแคนนี่ดัดแปลง  
(A HARDWARE DESIGN OF MODIFIED CANNY EDGE DETECTION ALGORITHM)

อ.ที่ปรึกษา : อ.ดร.ประภาส จงสติกษ์วัฒนา, 82 หน้า. ISBN 974-636-485-5

การวิจัยครั้งนี้มีจุดมุ่งหมายในการออกแบบฮาร์ดแวร์เพื่อหาขอบภาพโดยขั้นตอนวิธีของแคนนี่ดัดแปลง เริ่มต้นการวิจัยโดยการศึกษาขั้นตอนวิธีของแคนนี่ และนำมาดัดแปลงการคำนวณให้เหมาะสมกับการทำเป็นฮาร์ดแวร์ จากนั้นเขียนซอฟต์แวร์เพื่อใช้เป็นแนวทางในการออกแบบฮาร์ดแวร์ แล้วทำการออกแบบวงจร อาศัยการจำลองบนคอมพิวเตอร์เพื่อทดสอบวงจร นำวงจรที่ออกแบบมาสร้างเป็นฮาร์ดแวร์ โดยใช้ไอซีเอฟพีจีเอ ทำการทดสอบฮาร์ดแวร์ โดยใช้พอร์ตขนานของคอมพิวเตอร์เป็นตัวควบคุมและรับ/ส่งข้อมูลให้กับฮาร์ดแวร์ ขนาดภาพที่ใช้คือ 256 คูณ 256 จุดภาพ

ผลการวิจัยพบว่า วงจรที่ออกแบบไว้ทำงานได้ถูกต้อง โดยใช้ผลลัพธ์ที่ได้จากซอฟต์แวร์เป็นตัวเปรียบเทียบ ใช้สัญญาณนาฬิกาจำนวน 1,073,375 สัญญาณนาฬิกาในการคำนวณหาขอบภาพภาพหนึ่ง แต่เมื่อทำการทดสอบฮาร์ดแวร์จริง ฮาร์ดแวร์ไม่สามารถให้ผลลัพธ์ได้ถูกต้องเหมือนผลลัพธ์ของวงจรเนื่องจากปัญหาของสัญญาณรบกวน แต่ก็ยังคงให้ภาพลายเส้นขอบที่ใกล้เคียงกับผลที่ได้จากซอฟต์แวร์ โดยฮาร์ดแวร์ใช้เอฟพีจีเอ เบอร์ เอ็กซ์4005-6 สามตัว และ เอ็กซ์4003-6 สองตัว ความเร็วในการประมวลผลของฮาร์ดแวร์ที่ทดลองคือ 8.59 วินาทีต่อหนึ่งรูปภาพ และความเร็วสูงสุดตามที่ออกแบบไว้คือ 0.29 วินาทีต่อหนึ่งรูปภาพ

ภาควิชา ..... วิศวกรรมคอมพิวเตอร์  
สาขาวิชา ..... วิทยาศาสตร์คอมพิวเตอร์  
ปีการศึกษา ..... 2539

ลายมือชื่อนิสิต ..... สุกิตติ ภูนาศ  
ลายมือชื่ออาจารย์ที่ปรึกษา ..... ประภาส จงสติกษ์วัฒนา  
ลายมือชื่ออาจารย์ที่ปรึกษาร่วม .....

## C618108 : MAJOR COMPUTER SCIENCE

KEY WORD: EDGE DETECTION/ IMAGE PROCESSING/ HARDWARE/ PATTERN  
RECOGNITION

SUKITTI PUNAK : A HARDWARE DESIGN OF MODIFIED CANNY EDGE  
DETECTION ALGORITHM. THESIS ADVISOR : PRABHAS  
CHONGSTITVATANA, Ph.D. 82 pp. ISBN 974-636-485-5

This research aims to design a hardware that use modified Canny algorithm for detecting edges in digital images. The research steps are: study Canny algorithm and adapt it to be suitable for hardware implementation, write software to guide a hardware design, design and test the hardware using a simulation on computer, assemble the hardware composing of FPGA chips and test it by using a computer parallel port to control and send/receive data. The size of image is 256 x 256 pixels.

The result of hardware simulation is correct comparing to the result from software. The total number of clocks that the hardware used for finding edges in one image is 1,073,375 cycles. The result of real hardware is not correct due to noise. However, the resulting image is quite similar to the image obtained from software. The FPGA chips used in this work are 3 of XC4005-6 and 2 of XC4003-6. The processing speed under test is 8.59 second per image. The maximum design speed is 0.29 second per image.

ภาควิชา..... วิศวกรรมคอมพิวเตอร์.....

สาขาวิชา..... วิทยาศาสตร์คอมพิวเตอร์.....

ปีการศึกษา 2539.....

ลายมือชื่อนิสิต..... สุทธิณี น.ศ.

ลายมือชื่ออาจารย์ที่ปรึกษา..... ประทีป จงสถิตวัฒนา

ลายมือชื่ออาจารย์ที่ปรึกษาร่วม.....

## กิตติกรรมประกาศ

ขอกราบเท้าขอบพระคุณ บิดา-มารดา ท่านทั้งสองผู้คอยสนับสนุนในด้านการเงิน คอยห่วงใยดูแลและให้กำลังใจแก่ผู้วิจัยเสมอมาจนสำเร็จการศึกษาและตลอดไป

วิทยานิพนธ์ฉบับนี้ได้สำเร็จลุล่วงไปได้ด้วยความช่วยเหลืออย่างต่อเนื่องและดียิ่งของ อาจารย์ ดร.ประภาส จงสถิตย์วัฒนา อาจารย์ที่ปรึกษาวิทยานิพนธ์ ซึ่งท่านได้ให้คำแนะนำและข้อคิดเห็นต่างๆที่เป็นวิทยาทานแก่ผู้วิจัยอยู่เสมอ ทำให้การวิจัยเป็นไปอย่างต่อเนื่อง

ขอกราบขอบพระคุณ ผู้ช่วยศาสตราจารย์ ดร.สมชาย ประสิทธิ์จูตระกูล, อาจารย์ นงลักษณ์ โควาวิสารัช และ อาจารย์ วิวัฒน์ วัฒนาวุฒิ ที่ได้ให้คำแนะนำช่วยเหลือแก่ผู้วิจัย อาจารย์ ดร. อาทิตย์ ทองทักษ์ ที่ได้ช่วยเหลือสนับสนุนด้านเครื่องมือเครื่องใช้และคำแนะนำในการวิจัย

ท้ายนี้ ผู้วิจัยขอขอบคุณ ภาวิณี โรจนหัสตินและครอบครัว พี่ติ้มและพี่การ ที่เข้าใจและให้กำลังใจมาตลอด ศักดิ์, น้อย, กานต์, หนู่ย และเพื่อนร่วมรุ่น

สุกิตติ ภูนาศ



## สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	ง
บทคัดย่อภาษาอังกฤษ.....	จ
กิตติกรรมประกาศ.....	ฉ
สารบัญตาราง.....	ญ
สารบัญภาพ.....	ฎ
บทที่	
1. บทนำ.....	1
- ขอบเขตของการวิจัย.....	2
- ขั้นตอนการวิจัย.....	2
- อุปกรณ์ที่ใช้.....	3
- เนื้อหาของวิทยานิพนธ์.....	3
2. การหาขอบภาพและวิธีหาขอบภาพของ Canny.....	5
- การหาขอบภาพ.....	5
- แนวคิดและทฤษฎีในการหาขอบภาพ.....	6
- การหาขอบภาพของ Canny.....	12
- สรุปท้ายบท.....	16
3. วิธีการหาขอบภาพของ Canny โดยซอฟต์แวร์.....	17
- ขั้นตอนวิธีการหาขอบภาพของ Canny โดยซอฟต์แวร์.....	17
- โปรแกรมที่ 1 โปรแกรมสำหรับการเก็ลี่ยภาพ.....	18
- โปรแกรมที่ 2 โปรแกรมสำหรับการหาค่าขนาดและทิศทางของกราเดียนต์ แล้วหาจุดสูงสุดเฉพาะถิ่น.....	20
- โปรแกรมที่ 3 โปรแกรมสำหรับการตรวจสอบขีดเริ่มเปลี่ยนค่าต่ำและค่าสูง แบบฮิสเตอร์เรซิส.....	22
- สรุปท้ายบท.....	23
4. การออกแบบฮาร์ดแวร์ค้นหาขอบภาพโดยแนวทางวิธีของ Canny.....	25
- หลักการออกแบบฮาร์ดแวร์.....	25
- 1) ขั้นตอนกรองความถี่ต่ำหรือการเก็ลี่ยภาพ.....	25
- 2) ขั้นตอนหาค่าขนาดและทิศทางกราเดียนต์.....	26

สารบัญ (ต่อ)

บทที่	หน้า
-3) ขั้นตอนหาจุดภาพที่มีขนาดสูงสุดเฉพาะถิ่น(Nonmax Suppression) .....	28
-4) ขั้นตอนตรวจสอบขีดเริ่มเปลี่ยนค่าต่ำ.....	28
-5) ขั้นตอนตรวจสอบขีดเริ่มเปลี่ยนค่าสูงแบบฮิสเตอร์เรซิส.....	28
- ขั้นตอนการออกแบบฮาร์ดแวร์ .....	30
- การออกแบบส่วนควบคุมขั้นตอนการทำงาน .....	30
- วิธีหาค่าการล่าหลัง.....	34
- อธิบายสัญลักษณ์และเครื่องหมายที่ใช้ในตาราง.....	36
- การออกแบบฮาร์ดแวร์วงจรที่ 1 Binomial Filter (1) และ (2).....	40
- การออกแบบฮาร์ดแวร์วงจรที่ 2 Finding  G  and $\phi$ .....	46
- การออกแบบฮาร์ดแวร์วงจรที่ 3 Nonmax Suppression and Low Threshold .....	51
- สรุปท้ายบท .....	54
5. ผลทดสอบและผลวิเคราะห์วงจรหาขอบภาพตามแนวทางวิธีของ Canny.....	57
- วิธีทดสอบวงจร.....	57
- การทดสอบทีละวงจร .....	59
- ผลทดสอบวงจร Binomial Filter (1) และ (2) .....	60
- ผลทดสอบวงจร Finding  G  and $\phi$ .....	62
- ผลทดสอบวงจร Nonmax Suppression and Low Threshold.....	63
- ผลการจำลองวงจรรวม .....	64
- การประกอบฮาร์ดแวร์.....	65
- การทดสอบฮาร์ดแวร์ .....	68
- ผลการทดสอบฮาร์ดแวร์.....	69
- สรุปท้ายบท .....	70
6. สรุปและข้อเสนอแนะ .....	74
- ผลการวิจัย.....	74
- อุปสรรคในการวิจัย .....	77
- ข้อเสนอแนะ .....	78
รายการอ้างอิง.....	79



สารบัญ (ต่อ)

	หน้า
ภาคผนวก ก FPGA .....	80
ประวัติผู้เขียน .....	82

## สารบัญตาราง

	หน้า
ตารางที่	
4.1 แสดงสัญญาณควบคุมขั้นตอนการทำงานที่เกิดขึ้นในแต่ละรอบของ วงจรที่ 0, 1, 2 และ 3 แยกอิสระกัน.....	38
4.2 แสดงสัญญาณควบคุมขั้นตอนการทำงานที่เกิดขึ้นในแต่ละรอบของ วงจรที่ 0, 1, 2 และ 3 ที่เกิดขึ้นในจังหวะเดียวกัน .....	39
5.1 ตารางแสดงวงจรที่ใช้ FPGA เบอร์ XC4005 .....	66
5.2 ตารางแสดงวงจรที่ใช้ FPGA เบอร์ XC4003 .....	66
5.3 ตารางแสดงเวลาการประวิงของแต่ละวงจร.....	66
6.1 แสดงการคัดแปลงวิธีหาขอบภาพของ Canny เพื่อออกแบบเป็นฮาร์ดแวร์ .....	76
6.2 ตารางแสดงเวลาการประวิงของแต่ละวงจร.....	77

## สารบัญภาพ

รูปที่	หน้า
1.1	รูปบนแสดงภาพต้นกำเนิด และรูปล่างแสดงภาพลายเส้นขอบ .....2
2.1	รูปด้านซ้ายแสดงภาพต้นแบบ และรูปด้านขวาแสดงภาพลายเส้นขอบ.....6
2.2	แสดงลักษณะของภาพดิจิทัล.....6
2.3	ทิศทางของแกน x และแกน y ที่ใช้.....7
2.4	แสดงความสัมพันธ์ระหว่างภาพต้นกำเนิดกับค่าอนุพันธ์.....8
2.5	แสดงหน้ากากของขั้นตอนวิธีแบบง่ายที่ใช้ในการหาภาพลายเส้นขอบ .....10
2.6	ตัวดำเนินการแบบลาปลาซ.....11
2.7	หน้ากากซ้ายสำหรับหาค่ากราเดียนต์ในทิศทางแกน x และหน้ากากขวาสำหรับ หาค่ากราเดียนต์ในทิศทางแกน y .....14
2.8	แสดงการหาทิศทางของเส้นขอบด้วยวิธีอินเตอร์ โพลชัน .....15
2.9	ขั้นตอนวิธีของ Canny ในการหาเส้นขอบภาพจากรูปภาพ .....16
3.1	ขั้นตอนวิธีของ Canny โดยซอฟต์แวร์ในการหาเส้นขอบภาพจากรูปภาพ.....17
3.2	แสดงการคอนโวลูชันที่ตำแหน่งขอบของภาพ (ในรูป $\phi$ ตำแหน่งมุมบนซ้าย ของรูปภาพ) .....19
3.3	แสดงการหาทิศทางค่ากราเดียนต์ของขอบภาพ ในรูปคือเวกเตอร์ $u$ .....21
3.4	แสดงการตรวจสอบขีดเริ่มเปลี่ยนค่าสูง ในรูปด้านซ้ายได้ออกมาเป็นรูปด้านขวา.....23
4.1	แสดงการแบ่งค่ามุม $\phi$ ออกเป็น 8 ค่า.....27
4.2	แสดงแผนภาพบล็อก(block diagram)ของวงจรฮาร์ดแวร์ Canny .....29
4.3	แสดงการเพิ่มค่าศูนย์เข้ามาช่วยในการคำนวณ .....31
4.4	แสดงการใช้หน่วยความจำในการเก็บข้อมูล .....31
4.5	แสดงส่วนควบคุมขั้นตอนการทำงานของวงจร .....32
4.6	แสดงการเชื่อมต่อระหว่างคอมพิวเตอร์กับฮาร์ดแวร์ที่ออกแบบ .....33
4.7	แสดงข้อมูลก่อนและหลังผ่านการคอนโวลูชัน .....40
4.8	แสดงการจัดเรียงรีจิสเตอร์ที่ใช้ในการเก็บค่าข้อมูลเพื่อการคำนวณ 9 ตัว.....41
4.9	แสดงตำแหน่งของตัวหน้ากาก .....42
4.10	แผนภาพบล็อกของวงจร Binomial Filter (1).....44
4.11	แผนภาพบล็อกของวงจร Binomial Filter (2).....45

## สารบัญญภาพ (ต่อ)

รูปที่	หน้า
4.12 แสดงการหาค่า Gy และ Gx.....	46
4.13 แสดงตำแหน่งของตัวหน้ากาก .....	49
4.14 แผนภาพบล็อกของวงจร Finding  G  and $\phi$ .....	50
4.15 แสดงจุดภาพที่อยู่รอบจุดภาพที่ต้องการหาค่าสูงสุดเฉพาะถิ่น.....	51
4.16 แสดงตำแหน่งของตัวหน้ากาก .....	53
4.17 แผนภาพบล็อกของวงจร Nonmax Suppression and Low Threshold .....	56
5.1 แสดงการต่อวงจร เพื่อให้สามารถทำการจำลองบนคอมพิวเตอร์ได้.....	58
5.2 แสดงการทดสอบวงจร โดยการจำลองบน โปรแกรม Workview PLUS.....	60
5.3 แสดงภาพอินพุตกับภาพเอาต์พุตที่ได้จากการจำลองวงจร Binomial Filter (1).....	61
5.4 แสดงภาพอินพุตกับภาพเอาต์พุตที่ได้จากการจำลองวงจร Binomial Filter (1) และ (2).....	61
5.5 แสดงภาพอินพุตกับภาพเอาต์พุตที่ได้จากการจำลองวงจร Finding  G  and $\phi$ .....	62
5.6 แสดงภาพอินพุตกับภาพเอาต์พุตที่ได้จากการจำลองวงจร Nonmax Suppression and Low Threshold.....	63
5.7 แสดงรูปภาพที่ต้องการหาขอบภาพกับรูปขอบภาพที่ได้ .....	63
5.8 แสดงภาพที่ได้จากการจำลองบน Workview PLUS .....	64
5.9 ภาพที่ได้หลังจากซอฟต์แวร์ตรวจสอบขีดเริ่มเปลี่ยนค่าสูง โดยตั้งไว้ที่ '20' .....	64
5.10 แสดงแผนภาพบล็อกของฮาร์ดแวร์จริง.....	65
5.11 แสดงตำแหน่งที่ใช้แบ่งวงจร Finding  G  and $\phi$ ออกเป็น 2 ส่วน เพื่อให้สามารถแปลงใส่ลงไปใน Xilinx เบอร์ XC4003-6 ได้.....	67
5.12 แสดงรหัสเทียมของโปรแกรมที่ใช้ในการติดต่อกับฮาร์ดแวร์ .....	68
5.13 แสดงรูปต้นกำเนิด, รูปขอบภาพที่ได้จากซอฟต์แวร์ และรูปขอบภาพที่ได้จากฮาร์ดแวร์ (ชุดที่ 1).....	71
5.14 แสดงรูปต้นกำเนิด, รูปขอบภาพที่ได้จากซอฟต์แวร์ และรูปขอบภาพที่ได้จากฮาร์ดแวร์ (ชุดที่ 2).....	72
5.15 แสดงรูปต้นกำเนิด, รูปขอบภาพที่ได้จากซอฟต์แวร์ และรูปขอบภาพที่ได้จากฮาร์ดแวร์ (ชุดที่ 3).....	73