วงจรเข้ารหัสเออีเอสชนิดเปลี่ยนโครงแบบได้

เจนโชติ ศรีพรประเสริฐ

Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/14193

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	ประภาส จงสถิตย์วัฒนา	-
dc.contributor.author	เจนโชติ ศรีพรประเสริฐ	-
dc.contributor.other	จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์	-
dc.date.accessioned	2010-12-20T03:15:53Z	-
dc.date.available	2010-12-20T03:15:53Z	-
dc.date.issued	2549	-
dc.identifier.uri	http://cuir.car.chula.ac.th/handle/123456789/14193	-
dc.description	วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2549	en
dc.description.abstract	วิทยานิพนธ์นี้กล่าวถึงวงจรเข้ารหัสเออีเอสที่เปลี่ยนโครงแบบได้ วงจรเข้ารหัสดังกล่าวอาศัยข้อได้เปรียบจาการเปลี่ยนโครงแบบได้เพื่อลดขนาดโดยรวมของวงจรลง วงจรที่ได้จึงมีขนาดเล็กเหมาะสำหรับไปใช้ในงานที่ต้องคำนึงถึงความประหยัดเป็นอันดับแรก วงจรเข้ารหัสปกติใช้ 40.621 เกตสมมูลในขณะที่วงจรแบบเปลี่ยนโครงแบบได้ใช้เพียง 10,830 เกตสมมูล วงจรธรรมดาไม่ได้ใช้ทรัพยากรที่มีอยู่อย่างสูงสุดเนื่องจากต้องมีบางส่วนของวงจรที่ไม่ได้ทำงานอะไรเลยในบางเวลาแต่วงจรแบบเปลี่ยนโครงแบบนั้นมีลักษณะการงานคือ แตกงานใหญ่ให้เป็นงานย่อยๆแล้วทำงานย่อยให้เสร็จแล้วเปลี่ยนตัวเองไปทำงานย่อยอันต่อไป ด้วยพฤติกรรมที่ทำงานเล็กๆ ทีละอันนี้ จึงช่วยลดการสิ้นเปลืองส่วนที่ไม่ได้ถูกใช้งานไปได้มาก งานวิจัยชิ้นนี้ได้ออกแบบวงจรประกอบด้วยสามส่วนหลักคือ หน่วยประมวลผลเปลี่ยนโครงแบบได้ หน่วยความจำรีจิสเตอร์แบงก์ และ หน่วยควบคุม หน่วยประมวลผลเปลี่ยนโครงแบบได้จะเป็นส่วนสำคัญที่ใช้ในการเปลี่ยนโครงแบบของวงจรให้เป็นวงจรย่อยที่ต้องการในขณะนั้น รีจิสเตอร์แบงก์มีหน้าที่เก็บข้อมูลจากโครงแบบก่อนหน้าเพื่อส่งต่อให้โครงแบบต่อไปทำงาน หน่วยควบคุมทำหน้าที่ควบคุมการไหลของสัญญาณให้เป็นไปอย่างถูกต้อง ขนาดของวงจรจะเท่ากับขนาดของวงจรย่อยที่ใหญ่ที่สุดรวมกับรีจิสเตอร์แบงก์และหน่วยควบคุม	en
dc.description.abstractalternative	In this thesis, we focused on AES encryption circuit with dynamic reconfiguration. This circuit has the reconfiguration ability to reduce overall circuit size. It is suitable for low budget application. The regular AES circuit consumes approximately 40,621 equivalent gates, but the reconfigurable circuit consumes only 10,830 equivalent gates. A key concept to reduce size is to divide the whole task into many subtasks. The reconfigurable circuit will execute on subtask then change itself for the next subtask, therefore it uses the resources more efficiently. The reconfigurable circuit consists of three main components, a Reconfigurable Processing Unit, a Register Bank and a Control Unit. The Reconfigurable Processing Unit is a component which can be configured to any desired sub circuit. The Register Bank is a place to keep intermediate results between subtasks. The Control Unit controls overall data flow. The total circuit size is the sum of the largest circuit of subtasks, the Register Bank and the Control Unit.	en
dc.format.extent	2250127 bytes	-
dc.format.mimetype	application/pdf	-
dc.language.iso	th	es
dc.publisher	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.relation.uri	http://doi.org/10.14457/CU.the.2006.1304	-
dc.rights	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.subject	การเข้ารหัสลับข้อมูล	en
dc.title	วงจรเข้ารหัสเออีเอสชนิดเปลี่ยนโครงแบบได้	en
dc.title.alternative	A design of reconfigurable AES encryption circuit	en
dc.type	Thesis	es
dc.degree.name	วิศวกรรมศาสตรมหาบัณฑิต	es
dc.degree.level	ปริญญาโท	es
dc.degree.discipline	วิศวกรรมคอมพิวเตอร์	es
dc.degree.grantor	จุฬาลงกรณ์มหาวิทยาลัย	en
dc.email.advisor	Prabhas.C@chula.ac.th	-
dc.identifier.DOI	10.14457/CU.the.2006.1304	-
Appears in Collections:	Eng - Theses

Files in This Item:

File	Description	Size	Format
jenchote.pdf		2.2 MB	Adobe PDF	View/Open

Show simple item record