การออกแบบวงจรควบคุมแบบอสมวารโดยใช้แบบจำลองเอสดีไอ

พิชยพัชยา ศรีคร้าม

Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/49907

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	อาทิตย์ ทองทักษ์	en_US
dc.contributor.author	พิชยพัชยา ศรีคร้าม	en_US
dc.contributor.other	จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์	en_US
dc.date.accessioned	2016-11-30T05:39:08Z
dc.date.available	2016-11-30T05:39:08Z
dc.date.issued	2558	en_US
dc.identifier.uri	http://cuir.car.chula.ac.th/handle/123456789/49907
dc.description	วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2558	en_US
dc.description.abstract	การออกแบบวงจรควบคุมอสมวารโดยใช้แบบจำลองเอสดีไอ ที่สามารถลดข้อจำกัดของแบบจำลองคิวดีไอ ในแง่ของการออกแบบที่เข้มงวดเกินไป เนื่องจากวงจรที่ออกแบบจำเป็นต้องมีสัญญาณหรือวงจรเพื่อตรวจสอบการเสร็จสิ้นของการเปลี่ยนแปลงระดับสัญญาณที่เกิดขึ้นทุกตัว ซึ่งทำให้วงจรที่ถูกสร้างขึ้นมาเกิดความซับซ้อนเกินความจำเป็น วิทยานิพนธ์ฉบับนี้เสนอวิธีการลดรูปกราฟการเปลี่ยนแปลงระดับสัญญาณภายใต้แบบจำลองเอสดีไอ เรียกว่า การลดรูปของแบบจำลองเอสดีไอ บนวัฎจักรเชิงเดียวโดยการปรับเปลี่ยนพฤติกรรมการเปลี่ยนแปลงสัญญาณที่เกิดขึ้นพร้อมกันบนกราฟการเปลี่ยนแปลงระดับสัญญาณที่พิจารณาแล้วว่าสามารถปรับเปลี่ยนเป็นการเปลี่ยนแปลงสัญญาณตามลำดับ จากการปรับเปลี่ยนพฤติกรรมของการเกิดขึ้นพร้อมกันของสัญญาณซึ่งสามารถลดเส้นทางการเปลี่ยนแปลงสัญญาณ บางเส้นทางที่ไม่จำเป็นของกราฟการเปลี่ยนแปลงระดับสัญญาณที่สามารถรักษาคุณสมบัติความปลอดภัย ,คุณสมบัติไลฟ์แนส , คุณสมบัติแสดงรหัสของสถานะในทางที่เป็นไปได้, คุณสมบัติความทนทาน และคุณสมบัติความสอดคล้องกัน จากผลการทดลองการออกแบบวงจรควบคุมอสมวารโดยใช้แบบจำลองเอสดีไอสามารถลดขนาดและความซับซ้อนของวงจร และผลจากการเปลี่ยนแปลงพฤติกรรมของกราฟการเปลี่ยนแปลงระดับสัญญาณไม่มีผลกระทบต่อการทำงานภายนอกของวงจร	en_US
dc.description.abstractalternative	A design of asynchronous control circuits using SDI model which is capable to relieve a restricted QDI model,due to a design of this model need the detected circuit or detected signal for all signal transitions , thus the implementation circuit is complex extremely. This thesis proposes the reductional STG (Signal transition Graphs) method based on SDI model, called SDI reduction of modifing the concurrent signal transitions, whether is examined can be modified to sequence signal transitions based on SDI model or not. According to the modified behavior of concurrent signal transition, it can be reduced any extrinsic transitions on STG specification , which satisfies safety, liveness, CSC (complete state coding), persistency, and consistency. As the result of our method, a design of asynchronous control circuits using SDI model can reduce the size and complexity of circuits from the original STG without affecting environments and properties.	en_US
dc.language.iso	th	en_US
dc.publisher	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.relation.uri	http://doi.org/10.14457/CU.the.2015.1310	-
dc.rights	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.subject	วงจรอะซิงโครนัส
dc.subject	วงจรอะซิงโครนัส -- แบบจำลอง
dc.subject	การออกแบบวงจรอิเล็กทรอนิกส์
dc.subject	Asynchronous circuits
dc.subject	Asynchronous circuits -- Models and modelmaking
dc.subject	Electronic circuit design
dc.title	การออกแบบวงจรควบคุมแบบอสมวารโดยใช้แบบจำลองเอสดีไอ	en_US
dc.title.alternative	A design of asynchronous control circuits using SDI model	en_US
dc.type	Thesis	en_US
dc.degree.name	วิศวกรรมศาสตรมหาบัณฑิต	en_US
dc.degree.level	ปริญญาโท	en_US
dc.degree.discipline	วิศวกรรมคอมพิวเตอร์	en_US
dc.degree.grantor	จุฬาลงกรณ์มหาวิทยาลัย	en_US
dc.email.advisor	Arthit.T@Chula.ac.th,arthit.t@chula.ac.th	en_US
dc.identifier.DOI	10.14457/CU.the.2015.1310	-
Appears in Collections:	Eng - Theses

Files in This Item:

File	Description	Size	Format
5570477021.pdf		2.71 MB	Adobe PDF	View/Open

Show simple item record