ตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดรูปสามเหลี่ยมเป็นซายน์

นายคณิตพงศ์ เพ็งวัน

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรดุษฎีบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย

ปีการศึกษา 2554

ลิขสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย

บทคัดย่อและแฟ้มข้อมูลฉบับเต็มของวิทยานิพนธ์ตั้งแต่ปีการศึกษา 2554 ที่ให้บริการในคลังปัญญาจุฬาฯ (CUIR) เป็นแฟ้มข้อมูลของนิสิตเจ้าของวิทยานิพนธ์ที่ส่งผ่านทางบัณฑิตวิทยาลัย

The abstract and full text of theses from the academic year 2011 in Chulalongkorn University Intellectual Repository(CUIR)

are the thesis authors' files submitted through the Graduate School.

## DIRECT DIGITAL FREQUENCY SYNTHESIZER USING TRIANGULAR TO SINE SHAPERS

Mr.Kanitpong Pengwon

A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Doctor of Philosophy Program in Electrical Engineering Department of Electrical Engineering Faculty of Engineering Chulalongkorn University Academic Year 2011 Copyright of Chulalongkorn University

หัวข้อวิทยานิพนธ์	ตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดรูป
	สามเหลี่ยมเป็นซายน์
โดย	นายคณิตพงศ์ เพ็งวัน
สาขาวิชา	วิศวกรรมไฟฟ้า
อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก	รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาดุษฎีบัณฑิต

.....คณบดีคณะวิศวกรรมศาสตร์

(รองศาสตราจารย์ ดร.บุญสม เลิศหิรัญวงศ์)

คณะกรรมการสอบวิทยานิพนธ์

.....ประธานกรรมการ

(รองศาสตราจารย์ ดร.ยุทธนา กุลวิทิต)

..... อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก

(รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี)

.....กรรมการ

(ผู้ช่วยศาสตราจารย์ ดร.วันเฉลิม โปรา)

.....กรรมการภายนอกมหาวิทยาลัย

(ผู้ช่วยศาสตราจารย์ ดร.จิตเกษม งามนิล)

.....กรรมการภายนอกมหาวิทยาลัย (ดร.นราธิป วงษ์โคเมท) คณิตพงศ์ เพ็งวัน : ตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดรูปสามเหลี่ยมเป็น ซายน์. (Direct Digital Frequency Synthesizer Using Triangular to Sine Shapers) อ.ที่ปรึกษาวิทยานิพนธ์หลัก : รศ. ดร. เอกชัย ลีลารัศมี, 86 หน้า.

้วิทยานิพนธ์ฉบับนี้น้ำเสนอ DDFS (Direct Digital Frequency Synthesizer) ที่ใช้วงจร ดัดรูปสามเหลี่ยมเป็นซายน์แบบใหม่ นอกจากนำเสนอการออกแบบวงจรดัดที่ใช้พีมอสเป็นฐาน แล้วยังน้ำเสนอวิธีการเพิ่มความแม่นย่ำของการประมาณฟังก์ชันซายน์ให้กับวงจรดัดอีก 3 วิลี ้วิธีการเหล่านั้นอาศัยทั้งหลักการวงจรแอนาลอกและดิจิตอล วงจรสร้างกระแสอ้างอิงถูกประดิษฐ์ ขึ้นเพื่อสร้างกระแสสำหรับนำไปใช้ไบอัสวงจรดัดและเป็นกระแสอ้างอิงสำหรับ DAC กระแส อ้างอิงที่สร้างขึ้นมานี้ จะทำให้สัญญาณที่สังเคราะห์ได้เป็นอิสระจากพารามิเตอร์ในกระบวนการ ผลิต ได้แก่  $\mu_P, C_{lpha x},$  และ  $V_{TH}$  โครงสร้างวงจรดัดที่นำเสนอมี 2 แบบ เรียกว่า วงจรดัดเดี่ยว และ ้วงจรดัดคู่, วงจรขยายผลต่างถูกนำมาใช้เป็นวงจรดัดเดี่ยว ใน DDFS ที่ใช้งานวงจรดัดเดี่ยว DAC จะถูกใช้สังเคราะห์สัญญาณรูปสามเหลี่ยมซึ่งมีช่วงค่าสมนัยกับมุมเฟส  $[-\pi,\pi]$ สัญญาณ สามเหลี่ยมจะถูกแปลงให้เป็นซายน์ด้วยวงจรดัด, ส่วนวงจรดัดคู่ประกอบไปด้วยวงจรขยาย ผลต่าง และ วงจรยกกำลังสอง ทั้งสองวงจรถูกนำไปใช้แปลงสัญญาณสามเหลี่ยมที่มีค่าสมนัยกับ มุมเฟล  $\left[0,\pi/4
ight]$  ซึ่งสังเคราะห์โดย DAC เพียงตัวเดียว สวิตช์กระแสถูกนำใช้เพื่อลำเรียงกระแส จากวงจรดัดทั้งสอง ให้เป็นรูปคลื่นซายน์และโคซายน์พร้อมกัน กฎกำลังสองของมอสถูกนำมาใช้ เป็นหลัก ในการออกแบบวงจรดัดและวงจรสร้างกระแสอ้างอิง และใช้โปรแกรม MATLAB ช่วย ้คำนวณหาพารามิเตอร์ที่เหมาะสมในการออกแบบวงจร เพื่อทดสอบสมรรถนะของ DDFS ที่ ้นำเสนอ โปรแกรม HSPICE ถูกใช้เพื่อจำลองการทำงาน และสังเคราะห์วงจรด้วยแบบจำลองมอส ระดับ 49 จากผลจำลองการทำงาน เราได้สัญญาณที่มี SFDR >50 dBc นอกจากนี้ต้นแบบ DDFS ถูกพัฒนาขึ้นโดยใช้เอฟพีจีเอสังเคราะห์ส่วนวงจร และ มอสอาร์เรย์สังเคราะห์วงจรดัด ้สัญญาณที่ได้จากต้นแบบนี้มี SFDR >40 dBc

ภาควิชา	วิศวกรรมไฟฟ้า	ลายมือชื่อนิสิต
สาขาวิชา	วิศวกรรมไฟฟ้า	ลายมือชื่อ อ.ที่ปรึกษาวิทยานิพนธ์หลัก
ปีการศึกษา	2554	ลายมือชื่อ อ.ที่ปรึกษาวิทยานิพนธ์ร่วม

# # 4971866821 : MAJOR ELECTRICAL ENGINEERING KEYWORDS : DIRECT DIGITAL FREQUENCY SYNTHESIZER / TRIANGULAR TO SINE SHAPER / CMOS DIFFERENTIAL AMPLIFIER / CMOS SQUARER

KANITPONG PENGWON : DIRECT DIGITAL FREQUENCY SYNTHESIZER USING TRIANGULAR TO SINE SHAPERS. ADVISOR : ASSOC. PROF. EKACHAI LEELARASMEE, Ph.D., 86 pp.

This research proposes direct digital frequency synthesizers using triangular to sine shapers. The proposed shapers are based on PMOS. Three digital-analog mixed methods are also proposed to increase the accuracy. A referent current generator is invented to provide a referent current for DAC and biasing the shapers. Due to the referent current, the effects of processed parameters, i.e.  $\mu_p, C_{ox}$ , and  $V_{\rm TH}$  , are removed from the synthesized signals of the DDFS. The shapers have two structures named single and dual shapers. The single shaper is actually a PMOS differential amplifier. In the DDFS that utilizes the single shaper, a DAC is used to generate a triangle whose value is corresponding to phase of  $[-\pi,\pi]$ . Then, the triangle is converted to sine by the shaper. Another structure, the dual shaper, is composed of a PMOS differential amplifier and PMOS squarer. In the same fashion, a DAC generates a triangle that is corresponding to  $[0, \pi/4]$ . The two circuits convert the triangle into sine and cosine segments. Some current switches are employed to convey the segments for synthesizing full-period sine and cosine waveforms. The MOS square law is mainly used to design the circuits and MATLAB is also used to find optimal parameters for the circuits. The DDFS is synthesized using Level-49 MOS model and simulated by HSPICE. Due to the simulation results, the signal with SFDR of >50 dBc can be archieved. A DDFS prototype is also developed using FPGA and MOS-array. It can generate a signal with SFDR of > 40 dBc.

Department :	Electrical Engneering	Student's Signature
Field of Study :	Electrical Engneering	Advisor's Signature
Academic Year :	2011	Co-advisor's Signature

ବ

## กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้ สำเร็จลุล่วงไปได้ด้วยความช่วยเหลืออย่างดียิ่งของ รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี อาจารย์ที่ปรึกษาวิทยานิพนธ์ของข้าพเจ้า ซึ่งได้ให้คำแนะนำและการ สนับสนุนการวิจัยเป็นอย่างดีตลอดมา อีกทั้งยังได้ถ่ายทอดแนวคิดต่างๆ ซึ่งสามารถนำไป ประยุกต์ใช้ในการทำงานได้เป็นอย่างดี เมื่อสำเร็จการศึกษาแล้ว

ขอขอบคุณ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเชียงใหม่ ในฐานะหน่วยงานต้นสังกัดที่ อนุญาตให้ข้าพเจ้าได้ลาศึกษาต่อ อีกทั้งยังเป็นผู้ให้ทุนการศึกษาในครั้งนี้ด้วย

ขอกราบขอบพระคุณ บิดา-มารดา อย่างสูงที่เลี้ยงดูให้การสนับสนุนในด้านการเงินและ กำลังใจ ขอบคุณน้องสาวและภรรยา ที่ให้ความช่วยเหลือและความเข้าใจ มาตลอด

ขอขอบคุณ คุณปิยวรรณ มะธิปิไข (พี่จู) เลขาฯ คนเก่งของห้องปฏิบัติการวิจัยการ ออกแบบและประยุกต์วงจรรวม ที่อำนวยความสะดวกและให้ข้อมูลต่างๆ ตลอดการศึกษาของ ข้าพเจ้า, ขอขอบคุณ ดร.ภาณุวัฒน์ ด่านกลาง (พี่ก้อง) ขณะที่ศึกษาอยู่ด้วยกันนั้น ได้ให้ คำแนะนำดีๆ มากมาย และที่สำคัญคือ ได้ถ่ายทอดเทคนิคขั้นสูงสำหรับการจัดทำเอกสารให้แก่ ข้าพเจ้า นอกจากนี้ยังมี เพื่อนๆ น้องๆ ในห้องปฏิบัติการฯ อีกหลายคนที่ให้ความช่วยเหลือ คำแนะนำ และความรู้สึกดีๆ

# สารบัญ

	หน้า			
บทคัดย่อภา	ษาไทยง			
บทคัดย่อภา	บทคัดย่อภาษาอังกฤษ			
กิตติกรรมปร	วะกาศฉ			
สารบัญ	บ			
สารบัญภาพ	រា			
สารบัญตาร	าง			
บทที่ 1 บทนํ	ัก1			
1.1	ความเป็นมาและความสำคัญของปัญหา1			
1.2	วัตถุประสงค์ของการวิจัย3			
1.3	ขอบเขตของการวิจัย4			
1.4	ประโยชน์ที่ได้รับจากงานวิจัย4			
1.5	วิธีดำเนินการวิจัย4			
บทที่ 2 ตัวสัง	งเคราะห์ความถี่ดิจิตอลโดยตรงแบบทั่วไป5			
2.1	โครงสร้างและหลักการทำงาน5			
2.2	ข้อดีและลักษณะการใช้งาน DDFS6			
2.3	คุณสมบัติสมมาตร 1/4 คาบ8			
2.4	QDDFS9			
2.5	ความเพี้ยนของสัญญาณที่สังเคราะห์ได้12			
2.6	เทคนิคดิจิตอลที่ใช้ประมาณฟังก์ชันซายน์13			
	2.6.1 การประมาณด้วยพึงก์ชันพหุนาม 14			
	2.6.2 CORDIC 15			
	2.6.3 การประมาณพร้อมการแก้ไขด้วยรอม 17			
2.7	การใช้ DAC แบบไม่เชิงเส้น18			
2.8	DAC แบบออฟเซต 0.5 ขั้น22			
บทที่ 3 การเ	_ ระมาณฟังก์ชันซายน์ด้วยฟังก์ชันของวงจรดัด			
3.1 '	โครงสร้าง DDFS ที่ใช้วงจรดัด25			

3.2	DDFS	ที่ใช้วงจรดัดเดี่ยว	26
	3.2.1	เทคนิคการปรับพารามิเตอร์สำหรับวงจรดัดเดี่ยว	
	3.2.2	เทคนิคชดเชยเฟสสำหรับวงจรดัดเดี่ยว	
	3.2.3	เทคนิคการแก้ไขความผิดพลาดสำหรับวงจรดัดเดี่ยว	
3.3	QDDF	S ที่ใช้วงจรดัดคู่	35
	3.3.1	เทคนิคการปรับพารามิเตอร์สำหรับวงจรดัดคู่	39
	3.3.2	เทคนิคการชดเชยเฟสสำหรับวงจรดัดคู่	41
3.4	เปรียบ	เทียบฟังก์ชันที่ใช้ประมาณฟังก์ชันซายน์	43
บทที่ 4 วง	จรดัด		45
4.1	กฏกำลั	จังสองของมอส	45
4.2	วงจรสร	ร้างกระแสชดเซยแรงดันขีดเริ่ม	47
4.3	วงจรสร	ร้างกระแสอ้างอิง	51
4.4	วงจรด้เ	ัดเดี่ยว	55
	4.4.1	วงจรดัดเดี่ยวอย่างง่าย	56
	4.4.2	วงจรดัดเดี่ยวที่ปรับพารามิเตอร์	60
4.5	วงจรดัเ	ัดคู่	62
	4.5.1	วงจรดัดคู่อย่างง่าย	62
	4.5.2	- วงจรดัดคู่ที่ปรับพารามิเตอร์	64
4.6	ผลของ	เความผิดพลาดของสัดส่วนมอส	65
บทที่ 5 ต้เ	แบบและ	ะผลจำลองการทำงานของ DDFS ที่ใช้วงจรดัด	68
5.1	ด้นแบา	и DDFS	68
5.2	ผลจำล	าองการทำงาน	72
	5.2.1	DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด	72
	5.2.2	QDDFS ที่ใช้วงจรดัดคู่ที่ปรับพารามิเตอร์	74
	5.2.3	QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส	77
5.3	วิเคราะ	ะห์และสรุปการทำงานทำงานของ DDFS	78

บทที่ 6 บทส	งรุปและข้อเสนอแนะ	. 80
6.1	ข้อสรุป	80
6.2	ข้อเสนอแนะ	82
รายการอ้าง	ติง	. 83
ประวัติผู้เขีย	เนวิทยานิพนธ์	. 86

# สารบัญภาพ

าหา้า
иют

ภาพที่ 1.1 โครงสร้างทั่วไปของ DDFS	1
ภาพที่ 2.1 โครงสร้างของตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงแบบทั่วไป	5
ภาพที่ 2.2 ลักษณะเอาต์พุตของ Phase Accumulator เมื่อ F = 1, W = 3	5
ภาพที่ 2.3 ตัวอย่างการใช้งาน DDFS ที่ควบคุมได้ด้วยระบบดิจิตอล [4]	7
ภาพที่ 2.4 การใช้คุณสมบัติสมมาตร 1/4 คาบใน DDFS	8
ภาพที่ 2.5 ลักษณะเฟสดิจิตอลที่ถูกปรับโดยคุณสมบัติสมมาตร 1/4 คาบ	9
ภาพที่ 2.6 โครงสร้าง QDDFS แบบทั่วไป	.11
ภาพที่ 2.7 ผังเวลาของลักษณะสัญญาณต่างๆ ใน QDDFS	.11
ภาพที่ 2.8 ซายอุดมคติ (สีน้ำเงิน) เทียบกับสัญญาณที่สังเคราะห์โดย DDFS (ซ้าย) โดยไม่	
รวมผลจากการควอนไตซ์ของ DAC (ขวา) เมื่อรวมผลการควอนไตซ์ของ DAC	.13
ภาพที่ 2.9 การหมุนเวกเตอร์	.16
ภาพที่ 2.10 วงจรสำหรับคำนวณแบบ CORDIC จำนวน N รอบ	.17
ภาพที่ 2.11 การประมาณด้วยฟังก์ชันอย่างง่ายและแก้ไขด้วยรอม	.18
ภาพที่ 2.12 โครงสร้าง DDFS ที่ใช้งาน DAC แบบไม่เป็นเชิงเส้น	.18
ภาพที่ 2.13 แนวคิดการใช้ DAC แบบไม่เชิงเส้นอย่างง่าย	.19
ภาพที่ 2.14 (ซ้าย) ผังโครงสร้างของ [15] (ขวา) การเรียงบิต	.19
ภาพที่ 2.15 (ซ้าย) ผังโครงสร้างอย่างง่ายของ [17] (ขวา) การเรียงบิต	.20
ภาพที่ 2.16 (ซ้าย) โครงสร้างภายในของ Switched Weighted Sum (ขวา) ตัวอย่างการ	
คำนวณ	.21
ภาพที่ 2.17 วงจรประมาณค่าโคซายน์โดยใช้วงจรขยายผลต่าง 6 วงจร [18]	.22
ภาพที่ 2.18 การกำหนดระดับแรงดันและกระแสทั้ง 6 สำหรับวงจรประมาณค่าโคซายน์	.22
ภาพที่ 2.19 สัญญลักษณ์ทั่วไปของ DAC	.23
ภาพที่ 2.20 การใช้ DAC สังเคราะห์สัญญาณซีกบวก และกำหนดเครื่องหมายบวก-ลบ	
ภายหลัง	.23
ภาพที่ 2.21 ตัวอย่างระดับแรงดันที่สร้างด้วย DAC แบบออฟเซต 0.5 ขั้น	.24
ภาพที่ 3.1 โครงสร้าง DDFS ที่ใช้วงจรดัด	.25
ภาพที่ 3.2 ฟังก์ชันของวงจรดัดเดี่ยวอย่างง่ายเทียบกับซายน์อุดมคติ	.27

ภาพที่ 3.3 ความผิดพลาดของการประมาณโดยใช้วงจรดัดเดี่ยวอย่างง่าย	27
กาพที่ 3 4 สเปกตรับควาบกี่ของสักกาากที่สับคราชบิดยใช้กงจรดัดเดี่ยาจย่างง่าย	28
าาทที่ 3.4 ถึงบาทางสาวาลสาบบาลอยู่อยู่ เฉพาสารทำ เอาะที่เทียงบาราวินตลร์ ภาพที่ 2.5 ความยิดพดวดขดงการประบากปิดยาชักงครดัดเดียกที่ปรับพาราวินตลร์	20
า เพท 3.5 หว่าผงทัพสาทายจาก เว่าเวลาซี่สังเออกชาชีองใช้การออกัลเสี่ยเกลื่อได้เ	
า. เพณ 3.9 พยานคราหเราทรเสลจพยายก็เกิมเหมฆภาษม เรา เพล เสมจะสมดับต่องมาวิวา	0.0
พารามเตอร (ISE เป็นเกณฑ)	30
ภาพท 3.7 โครงสร้าง DDFS ที่เชื่องจรดดเดียวร่วมกับวธชัดเชียเพลี	32
ภาพที่ 3.8 หลักการหาค่าชดเชย	32
ภาพที่ 3.9 กราฟของ $C(\cdot)$ เมื่อ $W=9$	33
ภาพที่ 3.10 การลดขนาดของรอมสำหรับเก็บค่าชดเชยเฟสของวงจรดัดเดี่ยว	33
ภาพที่ 3.11 โครงสร้าง DDFS ที่ใช้วงจรดัดเดี่ยวอย่างง่ายร่วมกับการแก้ไขความผิดพลาด	34
ภาพที่ 3.12 โครงสร้าง DDFS ที่ใช้วงจรดัดคู่	37
ภาพที่ 3.13 ความผิดพลาดของการประมาณโดยใช้วงจรดัดคู่อย่างง่าย	38
ภาพที่ 3.14 สเปกตรัมความถี่ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดคู่อย่างง่าย	38
ภาพท 3.15 สเบกตรมของสญญาณทลงเคราะหเดย เขวงจรดดคูทบรบพารามเตอรแลว เห	
ภาพท 3.15 สเบกตรมของสญญาณทลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด	41
ภาพท 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด	41 42
ภาพท 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดย เขวงจรดดคูทบรบพารามเตอรแลว เห ค่า SFDR สูงสุด ภาพที่ 3.16 ค่าสำหรับชดเชยเฟส หรือ q(x) ภาพที่ 3.17 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส	41 42 43
ภาพที่ 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด ภาพที่ 3.16 ค่าสำหรับชดเชยเฟส หรือ <i>q(x)</i> ภาพที่ 3.17 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส ภาพที่ 4.1 สัญลักษณ์และทิศทางกระแส-แรงดันอ้างอิงของพีมอส	41 42 43 45
ภาพที่ 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด ภาพที่ 3.16 ค่าสำหรับชดเชยเฟส หรือ <i>q(x)</i> ภาพที่ 3.17 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส ภาพที่ 4.1 สัญลักษณ์และทิศทางกระแส-แรงดันอ้างอิงของพีมอส ภาพที่ 4.2 วงจรละท้อนกระแสที่ใช้เอ็นมอส (ซ้าย) แบบปกติ (ขวา) แบบ Cascode	41 42 43 45 47
ภาพท 3.15 สเบกตรมของสญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด ภาพที่ 3.16 ค่าสำหรับชดเชยเฟส หรือ q(x) ภาพที่ 3.17 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส ภาพที่ 4.1 สัญลักษณ์และทิศทางกระแส-แรงดันอ้างอิงของพีมอส ภาพที่ 4.2 วงจรสะท้อนกระแสที่ใช้เอ็นมอส (ซ้าย) แบบปกติ (ขวา) แบบ Cascode	41 42 43 45 47 48
มาพท 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด ภาพที่ 3.16 ค่าสำหรับชดเชยเฟส หรือ q(x) ภาพที่ 3.17 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส ภาพที่ 4.1 สัญลักษณ์และทิศทางกระแส-แรงดันอ้างอิงของพีมอส ภาพที่ 4.2 วงจรสะท้อนกระแสที่ใช้เอ็นมอส (ซ้าย) แบบปกติ (ขวา) แบบ Cascode ภาพที่ 4.3 วงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม ภาพที่ 4.4 แนวโน้มศักย์ในวงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม เมื่ออุณหภูมิเปลี่ยน	41 42 43 45 47 48 49
มาพท 3.15 สเบกตรมของสญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเดอรแลวเห ค่า SFDR สูงสุด	41 42 43 45 47 47 48 49 50
ภาพที่ 3.15 สเบกตรมของสญญาณฑลงเคราะหเดย เชวงจรดดคุๆทบรบพารามเตอรแลว เห ค่า SFDR สูงสุด	41 42 43 45 47 48 49 50 51
ภาพที่ 3.15 สเบกตรมของสญญาณฑลงเคราะหเดย เขวงจรดดคุทบรบพารามเตอรแลว เห ค่า SFDR สูงสุด	41 42 43 45 47 47 48 49 50 51 51
ภาพที่ 3.16 สเบกตรมของสญญาณฑลงเคราะหเดย เช่วงจรดดคุูทบรับพารามเตอรแลว เห ค่า SFDR สูงสุด	41 42 43 45 45 47 48 49 50 51 51 52
ภาพที่ 3.15 ฉเบกตรมของฉญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด	41 42 43 45 47 47 48 49 50 51 52 53 55
ภาพที่ 3.15 ลเบกตรมของลญญาณฑลงเคราะหเดยเชวงจรดดคูทบรบพารามเตอรแลวเห ค่า SFDR สูงสุด	41 42 43 45 47 47 48 49 50 51 52 55

ภาพที่ 4.12 ผลของอุณหภูมิผ่าน  $\,\mu_{_{P}}\,$  (ซ้าย) ฟังก์ชันวงจรขยายผลต่าง (ขวา) รูปคลื่นคล้าย

ซายน์	57
ภาพที่ 4.13 วงจรขยายผลต่างที่ใช้พีมอสสร้างกระแสไบอัส	58
ภาพที่ 4.14 วงจรขยายผลต่างที่ใช้เป็นวงจรดัดเดี่ยวอย่างง่าย	58
ภาพที่ 4.15 ลักษณะกระแส I <sub>DAC</sub> สำหรับวงจรดัดเดี่ยว	60
ภาพที่ 4.16 วงจรดัดซายน์และวงจรดัดโคซายน์ ที่ใช้เป็นวงจรดัดคู่อย่างง่าย	62
ภาพที่ 4.17 ลักษณะกระแส I <sub>DAC</sub> สำหรับวงจรดัดคู่	62
ภาพที่ 4.18 SFDR ที่ลดลงเนื่องจากความผิดพลาดของสัดส่วนของอุดมคติ	67
ภาพที่ 4.19 ผลการจำลองการทำงานด้วยแบบจำลองระดับ 49 SFDR ที่ลดลงเนื่องจาก	
ความผิดพลาดของสัดส่วนของอุดมคติ	67
ภาพที่ 5.1 ผังวงจรอย่างง่ายของต้นแบบ DDFS ที่ใช้วงจรดัดเดี่ยวที่ชดเชยเฟส	68
ภาพที่ 5.2 ภาพถ่ายต้นแบบ DDFS	69
ภาพที่ 5.3 ฟังก์ชันที่ได้จาก $f(X)$ ซายน์อุดมคติ, $s(X)$ วงจรดัดที่ใช้มอสอุดมคติ, $m\!(X)$	
การวัด	70
ภาพที่ 5.4 ค่าชดเชยเฟลกรณีใช้ $s(X)$ เพื่อประมาณ $f(X)$	70
ภาพที่ 5.5 ค่าชดเชยเฟลกรณีใช้ $\mathit{m}(X)$ เพื่อประมาณ $f(X)$	70
ภาพที่ 5.6 สเปกตรัมของสัญญาณที่ได้จากวงจรดัดเดี่ยว (บน) กรณีไม่ชดเชยเฟส (ล่าง-	
ซ้าย) ชดเชยเฟสค่าที่คำนวณจาก $s(X)$ (ล่าง-ขวา) ชดเชยเฟสค่าที่คำนวณ	
จาก $m(X)$	71
ภาพที่ 5.7 DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาดด้วยรอมและวงจรขยายผลต่าง	72
ภาพที่ 5.8 วงจรดัดเดี่ยวพร้อมวงจรขยายผลต่างสำหรับแก้ไขความผิดพลาด	72
ภาพที่ 5.9 QDDFS ที่ใช้วงจรดัดคู่ที่ปรับพารามิเตอร์	74
ภาพที่ 5.10 สวิตช์กระแสและบัฟเฟอร์กระแส	
	76
ภาพที่ 5.11 รูปคลื่นของ QDDFS กรณี F=8, ความถี่เอาต์พุต 6.25 kHz	76 77

## สารบัญตาราง

ตารางที่	3.1	SFDR และ THD ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวอย่างง่าย	28
ตารางที่	3.2	ความเพี้ยนของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวที่ปรับพารามิเตอร์3	30
ตารางที่	3.3	ค่าพารามิเตอร์และ THD การใช้วงจรขยายผลต่างแปลงสามเหลี่ยมเป็นซายน์	

ตารางที่ 3.5 SFDR และขนาดรอม ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด (W=7)......35 ตารางที่ 3.7 ค่าพารามิเตอร์ที่เหมาะสมสำหรับวงจรดัดโคซายน์บนช่วง [0, 0.5]......40 ตารางที่ 3.8 SFDR [dBc] จากสัญญาณที่สังเคราะห์โดยใช้วงจรดัดคู่ที่ปรับพารามิเตอร์..........40 ตารางที่ 4.3 สัดส่วนของพีมอสในวงจรดัดเดี่ยวอย่างง่าย ......60 ตารางที่ 5.1 SFDR ของสัญญาณที่ได้จาก DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด.......74 ตารางที่ 5.2 เส้นทางการมัลติเพลกซ์กระแสจากวงจรดัดคู่ออกไปยังเอาต์พุต เทียบกับ 3 MSBของ Phase Accumulator ......75 ตารางที่ 5.4 SFDR ของสัญญาณที่ได้จาก DDFS ที่ใช้วงจรดัดคู่ \*ที่ชดเซยเฟส #ที่ไม่ได้

ชดเชยเฟส
----------

หน้า

บทที่ 1

## บทนำ

## 1.1 ความเป็นมาและความสำคัญของปัญหา

ตัวสังเคราะห์ความถี่ (Frequency Synthesizer) เป็นส่วนประกอบที่พบได้บ่อยในวงจรที่ ใช้งานด้านต่างๆ เช่น การสื่อสาร การวัด การควบคุม เป็นต้น ความหลากหลายในการใช้งานทำให้ ข้อกำหนดและคุณสมบัติของตัวสังเคราะห์ความถี่ที่ต้องการแตกต่างกันออกไป โครงสร้างของตัว สังเคราะห์ความถี่เป็นปัจจัยหลักที่มีผลต่อคุณสมบัติ และแบ่งออกได้ 3 แบบใหญ่ๆ [1] ได้แก่ Indirect (Phase Lock Loop), Direct-Analog, และ Direct-Digital ดังนั้นการเลือกใช้ตัว สังเคราะห์ความถี่ที่มีโครงสร้างแบบใด จึงขึ้นอยู่กับคุณสมบัติของโครงสร้างนั้นที่ส่งผลดีต่อการใช้ งาน, คุณสมบัติของตัวสังเคราะห์ความถี่ที่สำคัญและถูกนำมาพิจารณาบ่อยครั้ง ได้แก่

- ช่วงความถี่ที่สังเคราะห์ได้ หรือ แบนด์วิธ
- O วิธีการจูนความถี่, เวลาที่ใช้ในการจูนความถี่, ความละเอียดในการจูนความถี่
- ด ความเพี้ยนของสัญญาณที่สังเคราะห์ได้ ซึ่งนิยมวัดในเทอมของ THD (Total Harmonic Distortion) และ SFDR (Spurious Free Dynamic Range)
- O เสถียรภาพของความถื่
- ด คุณสมบัติอื่นๆ เช่น ขนาดวงจร และ กำลังไฟฟ้า เป็นต้น



ภาพที่ 1.1 โครงสร้างทั่วไปของ DDFS

DDFS (Direct Digital Frequency Synthesizer) ที่มีโครงสร้างในภาพที่ 1.1 ถูกนำเสนอ ครั้งแรกใน [2], วงจรบวกและรีจิสเตอร์ประกอบกันเป็นส่วนที่เรียกว่า Phase Accumulator ทำ หน้าที่เก็บค่าดิจิตอลที่เพิ่มขึ้นทุกคาบนาฬิกา จนกระทั่งเกินช่วงค่าที่รีจิสเตอร์จะเก็บได้ ซึ่งเรียกว่า โอเวอร์โฟลว์ (Overflow) จากนั้นค่าในรีจิสเตอร์จะถูกสะสมใหม่อีกครั้ง จะเห็นได้ว่าค่าดิจิตอลที่ เก็บไว้ในวีจิสเตอร์ จึงสามารถเทียบได้กับเฟสของฟังก์ชันซายน์ที่มีลักษณะเป็นรายคาบและซ้ำกัน ทุกๆ 2π, ค่าเฟสดิจิตอลนี้ถูกส่งต่อไปยัง Phase-to-Sine Converter (PSC) เพื่อคำนวณค่า ฟังก์ชันซายน์ แล้วแปลงให้เป็นสัญญาณแอนาลอกโดย Digital-to-Analog Converter (DAC) เอาต์พุตสุดท้ายจะเป็นสัญญาณแอนาลอกที่มีรูปคลื่นแบบซายน์, จากโครงสร้างนี้ทำให้เรา สามารถจูนความถี่ได้อย่างแม่นยำโดยผ่านสัญญาณดิจิตอล

ปัจจุบัน DDFS ได้รับความนิยมเพิ่มขึ้น เนื่องจากโครงสร้างมีข้อดีหลายประการ เช่น เสถียรภาพของความถี่สูง ความเพี้ยนของสัญญาณต่ำ ความละเอียดการจูนสูง ใช้เวลาเพื่อจูน ความถี่น้อย ขณะจูนความถี่เฟสยังคงต่อเนื่อง และ สามารถควบคุมด้วยดิจิตอลได้, การควบคุม ด้วยดิจิตอลนี้เปิดโอกาสให้ไมโครโพรเซสเซอร์หรือวงจรดิจิตอลอื่นๆ เข้ามามีบทบาทในการ สังเคราะห์สัญญาณได้ ไมโครโพรเซสเซอร์จึงสามารถกำหนดรูปแบบและพารามิเตอร์ของการ มอดูเลชันได้โดยตรง ทำให้รูปแบบการมอดูเลชันมีความหลากหลายและปรับเปลี่ยนได้ด้วย ซอฟต์แวร์ ดังนั้นความนิยมที่จะนำ DDFS ไปใช้งานด้านสื่อสารยุคใหม่ซึ่งมีแนวโน้มเป็นแบบ Software Defined Radio (SDR) [3] จึงเพิ่มขึ้นอย่างรวดเร็ว

ในยุคแรกๆ การใช้งาน DDFS ยังอยู่ในวงจำกัด เพราะโครงสร้างมีความซับซ้อนสูง โดยเฉพาะอย่างยิ่ง PSC ซึ่งใน DDFS แบบดั้งเดิมใช้รอมทำหน้าที่ PSC ถ้าต้องการสัญญาณที่มี ความเพี้ยนต่ำ ก็ต้องใช้รอมขนาดใหญ่ตามไปด้วย เป็นผลให้ใช้กำลังไฟฟ้าสูง อีกทั้งในโครงสร้าง DDFS ต้องใช้ทั้งวงจรดิจิตอลและแอนาลอกซึ่งส่งผลให้ต้นทุนสูง, การใช้งาน DDFS จึงอยู่ในงาน กลุ่มที่ยอมรับการใช้กำลังไฟฟ้าและต้นทุนที่สูงได้ ตัวอย่างเช่น ใช้ในการทหาร ระบบเรดาร์ สถานี ฐานของระบบสื่อสาร หรือ อุปกรณ์ประเภท High-End ต่างๆ แต่ในปัจจุบันการพัฒนาของ เทคโนโลยีสารกึ่งตัวนำที่ก้าวหน้าไปมากทำให้เราสามารถสร้างวงจรที่มีความซับซ้อนสูง และยัง สร้างวงจรแอนาลอกรวมกับวงจรดิจิตอลในซิพเดียวได้โดยมีต้นทุนต่ำลง ส่งผลให้ DDFS เริ่มเป็น ตัวเลือกที่น่าสนใจสำหรับการใช้งานที่กว้างขวางมากกว่าเดิม

ในทางปฏิบัติ DDFS สามารถสังเคราะห์ความถี่สูงสุดได้ประมาณ 1/3 ของความถี่นาฬิกา ถ้าเพิ่มความถี่เอาต์พุตให้สูงขึ้น โดยการเพิ่มความถี่นาฬิกาจะทำให้กำลังไฟฟ้าสูงตามไปด้วย และ ช่วงความถี่ของ DDFS เองก็ต่ำกว่าย่านความถี่ออกอากาศอยู่มาก ดังนั้น DDFS ส่วนใหญ่จึงถูก ใช้งานเพื่อมอดูเลตข้อมูลในย่านความถี่ Baseband แล้วอาศัยตัวสังเคราะห์ความถี่ประเภทอื่นที่ ให้ความถี่ในย่านความถี่วิทยุได้อย่างเช่น PLL [4] มาใช้เพื่อย้ายความถี่ขึ้นไปในย่านความถี่ ออกอากาศอีกครั้งหนึ่ง งานวิจัยที่เกี่ยวข้องกับ DDFS ในช่วงสิบปีหลังส่วนใหญ่ เป็นการค้นคว้าหาวิธีลดความ ซับซ้อนของ PSC โดยพยายามรักษาระดับความเพี้ยนให้อยู่ในระดับที่ยอมรับได้ ทั้งนี้ก็เพราะวงจร ที่ซับซ้อนน้อยลงจะนำไปสู่ขนาดและกำลังไฟฟ้าที่ต่ำลงไปด้วย, กำลังไฟฟ้าส่วนใหญ่กว่าร้อยละ 80 ของ DDFS เกิดขึ้นที่ PSC [5] ดังนั้นความสำคัญของการลดความซับซ้อนของ PSC ก็คือการ ทำให้สามารถนำ DDFS ไปใช้ในงานที่มีขีดจำกัดด้านกำลังไฟฟ้าต่ำได้

วิทยานิพนธ์นี้ได้นำเสนอ DDFS ที่ใช้วงจรดัด (Shaper) ซึ่งเป็นวงจรแอนาลอกที่มีความ ซับซ้อนต่ำ วงจรดัดถูกมาใช้ประมาณฟังก์ชันซายน์ แทนที่การคำนวณด้วยรอมแบบดั้งเดิม และ PSC แบบดิจิตอลที่นำเสนอในงานวิจัยต่างๆ, โดยรวมโครงสร้างของ DDFS ที่ได้นี้จะมีความ ซับซ้อนและขนาดวงจรเล็ก ซึ่งจะนำไปสู่การลดกำลังไฟฟ้าอย่างมีนัยสำคัญ, วงจรดัดที่ใช้ใน วิทยานิพนธ์นี้มีสองโครงสร้างเรียกว่า วงจรดัดเดี่ยว และ วงจรดัดคู่, การใช้ฟังก์ชันของวงจรดัด เพื่อประมาณฟังก์ชันซายน์จะอภิปรายในบทที่ 3 และการออกแบบวงจรดัดจะอยู่ในบทที่ 4 ส่วน เนื้อหาในบทที่ 5 จะเป็นผลการจำลองการทำงาน DDFS ที่ใช้วงจรดัด และ ต้นแบบ DDFS ที่ใช้ เอฟพีจีเอเป็นฐาน

วิทยานิพนธ์นี้ยังได้นำเสนอ 3 วิธีการเพื่อเพิ่มความแม่นยำในการประมาณฟังก์ชันซายน์ ของวงจรดัด ได้แก่ วิธีปรับพารามิเตอร์ วิธีชดเชยเฟส และ วิธีแก้ไขความผิดพลาด ดังนั้น DDFS ที่ นำเสนอนี้จึงมีโครงสร้างที่ซับซ้อนต่ำ ใช้กำลังไฟฟ้าต่ำ แต่ยังคงให้คุณภาพสัญญาณสูงในย่าน Baseband

#### 1.2 วัตถุประสงค์ของการวิจัย

- 1.2.1 เสนอวงจรดัดแบบต่างๆ พร้อมการวิเคราะห์ความเพี้ยน เมื่อนำมาใช้ดัดสัญญาณ สามเหลี่ยมเป็นซายน์
- 1.2.2 เสนอโครงสร้างตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่มีความซับซ้อนต่ำโดยใช้วงจร ดัดเป็นส่วนประกอบพร้อมกับวงจร
- 1.2.3 เสนอวงจรดิจิตอลขนาดเล็กที่สามารถลดความเพี้ยนให้กับตัวสังเคราะห์ความถึ่ ดิจิตอลโดยตรงที่ใช้วงจรดัด

#### 1.3 ขอบเขตของการวิจัย

- 1.3.1 ออกแบบและสร้างวงจรดัดที่น้ำเสนอประกอบด้วยวงจรต้นแบบตัวสังเคราะห์ความถี่ ดิจิตอลโดยตรงที่ใช้วงจรดัดเดี่ยวที่ชดเชยเฟส ด้วยไอซี MOS-Array, FPGA, และ Op-Amp ให้สามารถสังเคราะห์สัญญาณที่มีความเพี้ยน SFDR > 40 dBc, ความถี่ สุ่ม f<sub>сıк</sub> = 0.78125 MHz
- 1.3.2 ออกแบบวงจรดัดเดี่ยวที่แก้ไขความผิดพลาด, วงจรดัดคู่ที่ปรับพารามิเตอร์, และ วงจรดัดคู่ที่ชดเชยเฟส ด้วยเทคโนโลยีวงจรรวมซีมอส 0.18 ไมครอน ให้สามารถ สังเคราะห์สัญญาณที่มีความเพี้ยน SFDR > 50 dBc, ความถี่สุ่ม f<sub>clk</sub> = 1.6 MHz
- 1.3.3 คำนวณค่าพารามิเตอร์สำหรับการออกแบบวงจรดัดที่เหมาะสมสุดด้วย MATLAB
- 1.3.4 จำลองการทำงานของวงจรดัดด้วย HSPICE โดยใช้แบบจำลองมอสระดับ 49

## 1.4 ประโยชน์ที่ได้รับจากงานวิจัย

- 1.4.1 ได้โครงสร้างของตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงแบบใหม่
- 1.4.2 ได้โครงสร้างอย่างง่ายของตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้กำลังไฟฟ้าต่ำ
- 1.4.3 ได้ต้นแบบตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่สามารถนำไปประยุกต์ใช้ในงาน กลุ่มต่างๆ ได้เช่น การสื่อสารดิจิตอล และ การวัด เป็นต้น

#### 1.5 วิธีดำเนินการวิจัย

- 1.5.1 ศึกษาโครงสร้างตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงจากงานวิจัยก่อนหน้า
- 1.5.2 ศึกษาวิเคราะห์วงจรดัดที่ให้ฟังก์ชันส่งผ่านใกล้เคียงฟังก์ชันซายน์ โดยใช้ MATLAB
- 1.5.3 ออกแบบและทดสอบตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดคู่ด้วย HSPICE
- 1.5.4 ออกแบบและสร้างตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดเดี่ยวด้วย MOSarray, FPGA, และ Op-Amp
- 1.5.5 ทดสอบและปรับปรุงวงจรตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงที่ใช้วงจรดัดเดี่ยว
- 1.5.6 เขียนรายงาน และ วิทยานิพนธ์

## บทที่ 2

## ตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงแบบทั่วไป

ในบทนี้จะกล่าวถึงหลักการทำงานของ DDFS แบบดั้งเดิม และทบทวนโครงสร้าง DDFS ที่ใช้การประมาณฟังก์ชันซายน์ด้วยเทคนิคต่างๆ ซึ่งถูกนำเสนอในงานวิจัยในยุคต่อมา นอกจากนี้ เราจะอภิปรายคุณสมบัติสมมาตรของฟังก์ชันตรีโกณที่นำมาใช้บ่อยใน DDFS และ DAC แบบ ออฟเซตครึ่งขั้นสำหรับใช้งานใน DDFS ที่ใช้วงจรแอนาลอกในการประมาณฟังก์ชันซายน์

#### 2.1 โครงสร้างและหลักการทำงาน

โครงสร้าง DDFS แบบทั่วไปแสดงในภาพที่ 2.1 ประกอบด้วย 3 ส่วน ได้แก่ Phase Accumulator, Phase-to-Sine Converter (PSC), และ Digital-to-Analog Converter (DAC)



ภาพที่ 2.1 โครงสร้างของตัวสังเคราะห์ความถี่ดิจิตอลโดยตรงแบบทั่วไป

ส่วนแรก Phase Accumulator ประกอบด้วยวงจรบวกและรีจิสเตอร์ขนาด W บิต รับ อินพุต F มาบวกกับค่าที่เก็บไว้ในรีจิสเตอร์ X, แล้วนำผลบวกกลับไปเก็บในรีจิสเตอร์ซึ่งถูกทริก ด้วยนาฬิกา c/k ทำให้ค่า X เพิ่มขึ้นครั้งละ F ทุกๆ คาบนาฬิกา, เมื่อ X มีค่ามากกว่า  $2^w - 1$ หรือเกิดโอเวอร์โฟลว์ รีจิสเตอร์จะเก็บเฉพาะ W บิตล่าง และละเลยส่วนที่เกินช่วงทิ้งไปค่า X จึง กลับไปมีค่าต่ำอีกครั้ง สมมติให้ F = 1, W = 3 แล้วค่าของ X จะมีลักษณะตามภาพที่ 2.2 จะ เห็นได้ว่า X มีลักษณะเป็นรายคาบและคล้ายกับพฤติกรรมของมุมเฟสของฟังก์ชันตรีโกณ, ค่า ของ X ในช่วง  $[0, 2^w - 1]$  จึงสามารถพิจารณาให้สอดคล้องกับค่ามุมเฟสในช่วง  $[0, 2\pi]$  ได้



ภาพที่ 2.2 ลักษณะเอาต์พุตของ Phase Accumulator เมื่อ F = 1, W = 3

ส่วนประกอบที่สองของ DDFS คือ PSC, ใน DDFS แบบดั้งเดิมจะใช้รอมทำหน้าที่เป็น PSC เพื่อคำนวณค่าฟังก์ชันซายน์ *S*, ในบางกรณีผู้ออกแบบจะใช้ การปัดทิ้ง (Truncation) เพื่อ ลดขนาดของรอม กล่าวคือ บิตนัยสูงของ *X* จำนวน *M* บิตจะถูกเลือกมาป้อนให้ PSC โดยละเลย บิตนัยต่ำทิ้งไป และช่วงของ *X* ที่ป้อนให้ PSC จะกลายเป็น $[0, 2^M - 1]$  โดยที่ *M* < *W*, ดังนั้น ฟังก์ชันซายน์ที่ PSC คำนวณก็คือ

$$S = \left[ A \times \sin\left(2\pi \frac{X}{2^{M}}\right) \right]_{Round}$$
(2.1)

เมื่อ *A* คือจำนวนเต็มที่ถูกคูณเข้ากับฟังก์ชันซายน์ ทำหน้าที่เป็นแอมพลิจูดของสัญญาณ และทำ ให้ *S* สามารถควอนไตส์ได้ด้วยข้อมูลขนาด *D* บิต ฟังก์ชันซายน์ที่คำนวณได้จะถูกส่งต่อไปให้ DAC เพื่อแปลงเป็นแอนาลอกต่อไป, ขนาดของรอมที่ใช้ในกรณีนี้มีค่าเป็น

$$ROM Size = 2^{M} \times D$$
 (2.2)

จะเห็นได้ว่าขนาดของรอมขึ้นอยู่กับรีโซลูขันของการควอนไตส์ทั้งเฟส M ,และแอมพลิจูด D

สัญญาณเอาต์พุตสุดท้ายของ DDFS คือ *s* มีความถี่ขึ้นอยู่กับ *F* และความถี่ของนาฬิกา, ถ้า *F* มีค่ามาก โอเวอร์โฟวล์จะเกิดบ่อยทำให้ได้ความถี่สูง และถ้า *clk* มีความถี่สูง ก็เห็นได้ชัดว่า โอเวอร์โฟวล์จะเกิดเร็วขึ้นเช่นกัน สมการของความถี่เอาต์พุตคือ

$$f_{OUT} = \frac{F}{2^W} \times f_{clk}$$
(2.3)

และสังเกตได้ว่าความละเอียดการจูนหรือขั้นความถี่มีค่าเป็น

Frequency Step = 
$$\frac{f_{clk}}{2^W}$$
 (2.4)

จาก (2.3) และ (2.4) ชี้ให้เห็นว่า W มีผลต่อขั้นความถี่และความถี่เอาต์พุต การปัดทิ้งที่ทำให้ ขนาดของเฟสลดลงเหลือ M บิต จะไม่ส่งผลต่อความถี่ของสัญญาณที่สังเคราะห์ได้ แต่จะทำให้ มีความเพี้ยนมากขึ้น [6], สำหรับการศึกษาในวิทยานิพนธ์นี้ จะไม่รวมผลของการปัดทิ้ง จึงเลือกใช้ DDFS ที่มี W = M ตลอดทั้งวิทยานิพนธ์นี้

## 2.2 ข้อดีและลักษณะการใช้งาน DDFS

DDFS ถูกน้ำมาใช้งานในการสื่อสารยุคใหม่ที่โครงสร้างแบบ SDR เป็นอย่างมาก เพราะ DDFS อนุญาตให้ซอต์ฟแวร์สามารถกำหนดรูปแบบการมอดูเลตได้ ดังแสดงในภาพที่ 2.3, ผู้ออกแบบซอฟต์แวร์ให้ส่งข้อมูลออกมาทางพอร์ตเพื่อควบคุมรูปแบบการมอดูเลตได้ ดังเช่น *F* แทนข้อมูลที่ต้องการมอดูเลตเชิงความถี่, *P* แทนข้อมูลที่ต้องการมอดูเลตเชิงเฟส, และ *A* แทน ข้อมูลที่ต้องการมอดูเลตเชิงแอมพลิจูด นอกจากนี้ DDFS ยังมีข้อดีอีกหลายประการเมื่อเทียบกับตัวสังเคราะห์แบบอื่น ได้แก่ เสถียรภาพของความถี่สูง, ความละเอียดของการจูนความถี่สูง, ช่วงเวลาการจูนความถี่สั้น, เฟส ต่อเนื่องขณะจูนความถี่, แอมพลิจูดคงที่ไม่ขึ้นกับความถี่, และ มีความหลากหลายในการ ออกแบบเพื่อให้เหมาะสมกับการใช้งาน



ภาพที่ 2.3 ตัวอย่างการใช้งาน DDFS ที่ควบคุมได้ด้วยระบบดิจิตอล [4]

DDFS สามารถให้เอาต์พุตที่มีเสถียรภาพของความถี่สูงได้ เนื่องจาก f<sub>clk</sub> เป็นตัวหลักใน การกำหนดความถี่เอาต์พุตตาม (2.3), โดยทั่วไปในระบบอิเล็กทรอนิกส์เราสามารถสร้างนาฬิกา อ้างอิง f<sub>clk</sub> ได้จากผลึกซึ่งมีเสถียรภาพสูงอยู่แล้ว เป็นผลให้เสถียรภาพของ f<sub>our</sub> สูงตามไปด้วย

จากสมการ (2.4) เราสามารถเลือกความละเอียดของการจูนความถี่ได้จากการเลือกค่า W ถ้าต้องการความละเอียดสูง ก็ต้องเลือกใช้ W สูง

การจูนความถี่ใน DDFS ใช้เวลาน้อย เพราะจากความจริงที่ว่า ความถี่ คือ อัตราการ เปลี่ยนเฟส ดังนั้นเมื่อเราเปลี่ยนค่า F ก็จะทำให้อัตราการเปลี่ยนแปลงของ X เทียบกับเวลา เปลี่ยนได้ภายใน 1 คาบนาฬิกา, และผลนี้จะกระทบไปที่เอาต์พุตได้โดยอาศัยเวลาอีก 2-3 คาบ ขึ้นอยู่กับแต่ละโครงสร้างของ DDFS ดังนั้นการจูนความถี่จึงใช้เวลาสั้นไม่กี่คาบนาฬิกา และด้วย คุณสมบัตินี้ DDFS จึงเอื้อประโยชน์ต่อการสื่อสารที่ใช้ Spread Spectrum ซึ่งต้องอาศัยการ เปลี่ยนความถี่อย่างรวดเร็ว

DDFS มีคุณสมบัติเฟสต่อเนื่องขณะจูนความถี่ได้เพราะ ลักษณะการทำงานของ Phase Accumulator ที่บวกสะสมเฟส X ต่อจากค่าเดิมไปเรื่อยๆ ไม่เกิดการกระโดดของเฟสขึ้นขณะที่ค่า ของ F เปลี่ยนไป ซึ่งคุณสมบัตินี้จะส่งผลดีต่อการมอดูเลตเชิงเฟส

จากโครงสร้างของ DDFS แอมพลิจูดของสัญญาณที่สังเคราะห์ได้ ขึ้นอยู่กับแรงดัน (หรือ กระแส) เต็มสเกลของ DAC จึงเห็นได้ชัดว่าแอมพลิจูดมีค่าคงที่ไม่ขึ้นกับความถี่

สุดท้าย DDFS มีความหลากหลายสามารถเลือก W , M , และ D เพื่อให้ได้ ระดับความ เพื้ยน, ขนาดวงจร, และกำลังไฟฟ้า เหมาะสมสำหรับแต่ละการใช้งาน แม้ว่า DDFS มีข้อดีอยู่มาก ทว่าข้อด้อยอันเกิดจากโครงสร้างก็มีอยู่ ได้แก่ ในทางปฏิบัติ ความถี่ที่สังเคราะห์ได้จะอยู่ในช่วง 0 – 1/3 ของ f<sub>clk</sub> (หรือในทางทฤษฎี Nyquist ความถี่จะอยู่ ในช่วง 0 – 1/2 ของ f<sub>clk</sub>) ถ้าเราต้องการความถี่เอาต์พุตที่สูงขึ้นก็จำเป็นต้องเพิ่ม f<sub>clk</sub> ให้สูงขึ้น แต่ การเพิ่มความถี่จะทำให้ต้องใช้กำลังมาก, สมมติให้ DDFS สร้างด้วยวงจรซีมอสทั้งหมด แล้วกำลัง ที่ใช้คำนวณได้จาก

$$Power = Cf_{clk}V_{DD}^2$$
(2.5)

เมื่อ V<sub>DD</sub> คือแรงดันซัพพลาย, และ *C* คือค่าความเก็บประจุที่เกิดขึ้นจากเกตภายในวงจร เนื่องด้วย ความซับซ้อนของ PSC จึงต้องใช้จำนวนเกตมากและส่งผลให้ *C* มีค่าสูงไปด้วย จึงเห็นได้ว่าความ ซับซ้อนของ PSC เป็นเหตุให้กำลังไฟฟ้าสูง

การลดความซับซ้อนของ PSC มักจะเพิ่มความเพี้ยนของสัญญาณที่สังเคราะห์ได้ ดังนั้น การถ่วงดุลระหว่างการลดความซับซ้อนของ PSC กับระดับความเพี้ยนที่เพิ่มขึ้นจึงเป็นประเด็น สำคัญอันหนึ่งในการวิจัย

#### 2.3 คุณสมบัติสมมาตร 1/4 คาบ

คุณสมบัติของฟังก์ชันตรีโกณที่รู้จักกันดี อย่างเช่น คุณสมบัติสมมาตร 1/4 คาบ ที่ว่า

$$\sin(\theta) = \begin{cases} \sin(\theta) & ; 0 \le \theta < \frac{\pi}{2} \\ \sin(\pi - \theta) & ; \frac{\pi}{2} \le \theta < \pi \\ -\sin(\theta - \pi) & ; \pi \le \theta < \frac{3\pi}{2} \\ -\sin(2\pi - \theta) & ; \frac{3\pi}{2} \le \theta < 2\pi \end{cases}$$
(2.6)

ถูกนำมาใช้เพื่อลดขนาดของรอมได้มากกว่าร้อยละ 75 เพราะฟังก์ชันซายน์หนึ่งคาบ [0,2π] สามารถสร้างได้จากฟังก์ชันซายน์ในควอแดรนต์ที่ 1 หรือมุมเฟสในช่วง [0,π/2]





ภาพที่ 2.4 แสดงโครงสร้าง DDFS ที่ใช้คุณสมบัติ 1/4 คาบ, บิตต่ำจำนวน W – 2 บิตของ X จะถูกป้อนผ่านวงจรคอมพลีเมนต์โดยมีบิตสูงลำดับ 2 เป็นตัวควบคุมการกลับบิต ถ้าบิตสูง ลำดับ 2 มีค่าเป็น '1' แล้วบิตนัยต่ำจะถูกกลับค่าบิต ดังแสดงผังเวลาที่แสดงในภาพที่ 2.5, ส่วนบิต สูงสุดจะทำหน้าที่ควบคุมเครื่องหมายของฟังก์ชันซายน์โดยการป้อนเป็นบิตสูงสุดให้กับ DAC, ดังนั้น PSC จะคำนวณฟังก์ชันซายน์เฉพาะบนช่วงเฟสในควอแดรนต์ที่ 1 เท่านั้น ซึ่งจะให้ค่า ฟังก์ชันเฉพาะซีกบวก เป็นผลให้ขนาดของรอมที่ใช้เหลือเพียง

$$\operatorname{ROM}\operatorname{Size} = 2^{W-2} \times (D-1) \tag{2.7}$$

ซึ่งน้อยกว่าร้อยละ 25 ของขนาดรอมใน (2.2) ในเงื่อนไขที่เลือก W=M

สังเกตได้ว่า *S* ที่ส่งให้ DAC ได้ในภาพที่ 2.4 มีการเข้ารหัสเป็นแบบ Signed and Magnitude เพื่อรักษาความสมมาตรรอบแกนนอน, PSC จะคำนวณฟังก์ชันซายน์ โดยชดเชยเฟส 0.5 ขั้นตามสมการ [7]

$$S' = \left[ \left( 2^{D-1} - 1 \right) \cdot \sin \left( \frac{X' + 0.5}{2^{W}} \cdot 2\pi \right) \right]_{round}$$
(2.8)

S' เป็นบิตนัยต่ำของอินพุตของ DAC ซึ่งแทนขนาดของฟังก์ชันซายน์ ส่วนบิตสูงสุดของ S จะได้
 จากการกลับค่าบิตสูงสุดของ X ซึ่งแทนเครื่องหมายบวก/ลบของสัญญาณ

#### 2.4 QDDFS

DDFS แบบควอดราเธอร์ (Quadrature DDFS) หรือเรียกว่า QDDFS สามารถให้เอาต์พุต สองสัญญาณที่ต่างเฟสกัน 90 องศาได้ หรือกล่าวอีกนัยหนึ่งว่า QDDFS สามารถสังเคราะห์ สัญญาณซายน์และโคซายน์พร้อมกันได้ ดังนั้นในโครงสร้างของ QDDFS จึงต้องการ DAC สองตัว ดังภาพที่ 2.6 ส่วนการคำนวณฟังก์ชันซายน์-โคซายน์จะอาศัยคุณสมบัติสมมาตร 1/8 คาบ, กล่าวคือฟังก์ชันซายน์หนึ่งคาบสามารถสร้างได้จากซายน์และโคซายน์บนช่วง [0,π/4] ตาม สมการ

$$\sin(\theta) \qquad ; 0 \le \theta < \frac{\pi}{4}$$

$$\cos\left(\frac{\pi}{2} - \theta\right) \qquad ; \frac{\pi}{4} \le \theta < \frac{\pi}{2}$$

$$\cos\left(\theta - \frac{\pi}{2}\right) \qquad ; \frac{\pi}{2} \le \theta < \frac{3\pi}{4}$$

$$\sin(\pi - \theta) \qquad ; \frac{3\pi}{4} \le \theta < \pi$$

$$-\sin(\theta - \pi) \qquad ; \pi \le \theta < \frac{5\pi}{4}$$

$$-\cos\left(\frac{3\pi}{2} - \theta\right) \qquad ; \frac{5\pi}{4} \le \theta < \frac{3\pi}{2}$$

$$-\cos\left(\theta - \frac{3\pi}{2}\right) \qquad ; \frac{3\pi}{2} \le \theta < \frac{7\pi}{4}$$

$$-\sin(2\pi - \theta) \qquad ; \frac{7\pi}{4} \le \theta < 2\pi \qquad (2.9)$$

ส่วนการสังเคราะห์โคซายน์ก็สามารถทำได้ในทำนองเดียวกับ (2.9)

พิจารณาโครงสร้าง QDDFS ในภาพที่ 2.6 บิตต่ำจำนวน W-3 บิตของ X จาก Phase Accumulator จะถูกป้อนผ่านวงจรคอมพลีเมนต์ที่ควบคุมโดยบิตสูงลำดับสาม เพื่อปรับให้ได้ X ' ซึ่งเทียบเท่ามุมในช่วง  $[0, \pi/4]$ , X ' เป็นรูปแบบที่พร้อมป้อนให้กับ PSC-sin และ PSC-cos เพื่อ คำนวณฟังก์ชันซายน์และโคซายน์ตามลำดับ, สามบิตนัยสูงสุดของ X ' จะถูกป้อนให้กับวงจร ถอดรหัสเซกเมนต์ เพื่อเลือกค่าที่คำนวณได้จาก PSC ทั้งสองออกไปยังเอาต์พุตซายน์และโคซายน์ โดยผ่านมัลติเพลกเซอร์ นอกจากนี้วงจรถอดรหัสยังกำหนดเครื่องหมายบวก/ลบของเอาต์พุต สุดท้ายด้วย, การทำงานของวงจรถอดรหัสจะอาศัยตามคุณสมบัติสมมาตร 1/8 คาบเป็นหลัก, สัญญาณต่างๆ ใน QDDFS แสดงในผังเวลาภาพที่ 2.7



ภาพที่ 2.6 โครงสร้าง QDDFS แบบทั่วไป



ภาพที่ 2.7 ผังเวลาของลักษณะสัญญาณต่างๆ ใน QDDFS

เพื่อรักษาสมมาตรรอบแกนนอน PSC-sin และ PSC-cos ใน QDDFS จึงต้องคำนวณ ฟังก์ชันด้วยการชดเชยเฟส 0.5 ขั้นเช่นเดียวกับการใช้คุณสมบัติสมมาตร 1/4 คาบการคำนวณของ PSC ทั้งสองซึ่งเป็นไปตามสมการ

$$S' = \left[ \left( 2^{D-1} - 1 \right) \cdot \sin \left( \frac{X' + 0.5}{2^{W}} \cdot 2\pi \right) \right]_{round}$$
(2.10)

$$C' = \left[ \left( 2^{D-1} - 1 \right) \cdot \cos \left( \frac{X' + 0.5}{2^{W}} \cdot 2\pi \right) \right]_{round}$$
(2.11)

และ

ขนาดของรอมที่ใช้สำหรับ PSC แต่ละตัวคือ

ROM Size = 
$$2^{W-3} \times (D-1)$$
 (2.12)

ซึ่งจะเป็นครึ่งหนึ่งของ (2.7) แต่เมื่อพิจารณารวมทั้งสองตัวแล้วขนาดของรอมจะเท่าเดิม

## 2.5 ความเพี้ยนของสัญญาณที่สังเคราะห์ได้

ดัชนีที่นิยมใช้วัดความเพี้ยนของสัญญาณได้แก่ THD ซึ่งมีนิยามเป็น

%THD = 
$$\sqrt{\frac{\sum_{i=2}^{N} b_i^2}{b_i^2}} \times 100\%$$
 (2.13)

เมื่อ b<sub>i</sub> เป็นองค์ประกอบความถี่มูลฐาน และ b<sub>i</sub> เป็นองค์ประกอบความถี่ฮาร์โมนิกส์ที่*i*, จากนิยาม THD คือสัดส่วนของผลรวมกำลังของฮาร์โมนิกส์ต่างๆ ต่อกำลังของความถี่มูลฐาน, ปกติเราจะ รวมไปถึงฮาร์โมนิกส์ที่ N ซึ่งยังอยู่ในแบนด์วิธของการใช้งานอยู่

อีกดัชนีหนึ่งที่นิยมใช้วัดความเพี้ยนที่ได้จาก DDFS คือ SFDR เป็นสัดส่วนของ องค์ประกอบความถี่มูลฐานต่อองค์ประกอบฮาร์โมนิกส์ที่มากที่สุดทีอยู่ในแถบความถี่ที่กำหนด หรือ แบนด์วิธที่ใช้งาน มีหน่วยเป็น dBc, SFDR คำนวณได้จาก

$$SFDR = 20 \log\left(\frac{b_1}{b_{\max}}\right)$$
(2.14)

ในบางเอกสารจะนิยาม SFDR จากสัดส่วนของ $b_{
m max}/b_{
m l}$ ซึ่งจะให้ตัวเลขติดลบ แต่ยังคงให้ ความหมายเดียวกันกับ (2.14)

สัญญาณที่สังเคราะห์ได้นั้นเกิดขึ้นจากการคำนวณฟังก์ชันซายน์ที่สมนัยกับเฟส X ซึ่งมี ลักษณะไม่ต่อเนื่อง ถ้าไม่รวมผลของ DAC ที่ให้แรงดันเอาต์พุตเป็นขั้นจำกัด แล้วเราจะได้รูป สัญญาณที่มีลักษณะในภาพที่ 2.8 (ซ้าย) จะเห็นได้ว่าสัญญาณที่สังเคราะห์ได้ยังมีความผิดพลาด จากซายน์อุดมคติอยู่ หากเราเพิ่ม W จะทำให้ความผิดพลาดนั้นน้อยลง, SFDR ในกรณีนี้ จึงได้ว่า เป็นความเพี้ยนที่มีเหตุมาจากการควอนไตส์เฟสเพียงอย่างเดียว ซึ่งประมาณได้เป็น [8]

$$SFDR \approx 6W \tag{2.15}$$



ภาพที่ 2.8 ซายอุดมคติ (สีเทา) เทียบกับสัญญาณที่สังเคราะห์โดย DDFS (ซ้าย) โดยไม่รวมผล จากการควอนไตซ์ของ DAC (ขวา) เมื่อรวมผลการควอนไตซ์ของ DAC

เมื่อเรารวมผลจากการควอนไตส์ของ DAC แล้ว สัญญาณที่สังเคราะห์ได้จาก DDFS ก็จะ มีลักษณะตามภาพที่ 2.8 (ขวา) ซึ่งมีความผิดพลาดมากขึ้น ความละเอียดของ DAC *D*, เป็น ปัจจัยหลักต่อความผิดพลาดนี้ โดยปกติเราวัดความเพี้ยนของสัญญาณที่สังเคราะห์ด้วย DAC ใน รูปของ Signal to Noise Ration (SNR) โดยมีค่าประมาณ [8]

$$SNR \approx 6D + 1.7 \tag{2.16}$$

มีหน่วยเป็น dB เช่นเดียวกับ SFDR, โดยทั่วไปในการออกแบบ DDFS เราจะเลือกให้ *W* มีค่ามาก พอที่จะทำให้ความเพี้ยนถูกจำกัดด้วย DAC ไม่ใช่ถูกจำกัดด้วย Phase Accumulator กล่าวคือ เราใช้ *W* ค่าสูงจนทำให้ SFDR ใน (2.15) มีค่ามากกว่า SNR ใน (2.16) เราจะได้สมการการ สำหรับออกแบบ DDFS เป็น [8]

$$W > D + 1 \tag{2.17}$$

สรุปได้ว่าการเลือกใช้ *W* และ *D* ที่มีค่ามากจะทำให้ได้สัญญาณที่มีความเพี้ยนต่ำ แต่จะ ทำให้ความซับซ้อนของ PSC สูงตามไปด้วย

## 2.6 เทคนิคดิจิตอลที่ใช้ประมาณฟังก์ชันซายน์

วิธีการคำนวณฟังก์ชันซายน์ที่ถูกต้องที่สุด คือ การคำนวณแบบเปิดตาราง โดยคำนวณ คำตอบไว้ก่อนแล้วบันทึกไว้ในรอม แต่วิธีการนี้ต้องการรอมขนาดใหญ่ นักวิจัยกลุ่มหนึ่งได้นำเสนอ วงจรดิจิตอลที่ซับซ้อนน้อยกว่ารอมเพื่อประมาณฟังก์ชันซายน์แทนการเปิดตาราง เทคนิคเหล่านี้ แบ่งออกได้เป็น 3 กลุ่มใหญ่ๆ ได้แก่ การประมาณด้วยพหุนาม, การประมาณด้วย CORDIC, และ การประมาณพร้อมการแก้ไขด้วยรอม

## 2.6.1 การประมาณด้วยฟังก์ชันพหุนาม

การประมาณด้วยพหุนามเป็นเทคนิคที่ใช้อย่างกว้างขวาง เนื่องจากมีความหลากหลายสูง ในการออกแบบ DDFS การประมาณฟังก์ชันซายน์จะกระทำในควอแดรนต์ที่ 1 เท่านั้น แล้วใช้ คุณสมบัติสมมาตร 1/4 คาบเข้าช่วยเพื่อสังเคราะห์รูปสัญญาณเต็มคาบ, เพื่อความสะดวกในการ วิเคราะห์และเปรียบเทียบกับการประมาณแบบอื่นๆ เราจึงกำหนดตัวแปรนอร์มัลไลซ์ *x* บนช่วง [0,1] ใช้แทนมุมเฟสในช่วง [0, π/2] ดังนั้นฟังก์ชันซายน์ที่เป็นเป้าหมายของการประมาณคือ

$$\sin\left(\frac{\pi}{2}x\right) \quad ; 0 \le x < 1 \tag{2.18}$$

ซึ่งมีคาบเท่ากับ 4

พหุนามที่ใช้ประมาณมีรูปแบบทั่วไปตาม (2.19) สังเกตได้ว่า เราสามารถเลือก พารามิเตอร์ต่อไปนี้ของพหุนามได้อย่างอิสระ [9]

- O s คือจำนวนท่อนที่แบ่งช่วงของตัวแปร x, การที่มีจำนวนท่อนมาก จะทำให้ ความกว้างของแต่ละท่อนแคบลง เราจึงสามารถหาพหุนามที่มีความใกล้เคียง ฟังก์ชันซายน์ในแต่ละท่อนได้ง่าย
- O r คือ กำลังของพหุนาม, พหุนามที่มีกำลังสูงจะประมาณฟังก์ชันซายน์ได้ ใกล้เคียงกว่าพหุนามที่มีกำลังต่ำ
- **b**<sub>i</sub> คือขอบเขตของแต่ละท่อน, เราสามารถเลือกขอบเขตและความกว้างของแต่ ละท่อนได้, ถ้าหากเลือกจำนวนท่อน *s* เป็นจำนวนที่เป็นกำลังของ 2 (Power of
   2) และความกว้างของแต่ละท่อนเท่ากัน แล้วจะทำให้วงจรที่ใช้คำนวณจะมีความ ซับซ้อนน้อยกว่าการเลือกแบบอื่น
- c<sub>ki</sub> คือชุดของสัมประสิทธิ์ของพหุนาม ซึ่งปกติจะถูกเก็บไว้ในรอมขนาดไม่ใหญ่,
   เทคนิคที่ใช้สำหรับการหา c<sub>ki</sub> มีหลายหลายวิธี [10] และเป็นอีกปัจจัยหนึ่งที่มีผล
   ต่อความแม่นยำ

$$P(x) = \begin{cases} \sum_{i=0}^{r} c_{0i} (x - a_{0})^{i} & ; a_{0} \leq x < a_{1} \\ \sum_{i=0}^{r} c_{1i} (x - a_{1})^{i} & ; a_{1} \leq x < a_{2} \\ \vdots & \vdots \\ \sum_{i=0}^{r} c_{ki} (x - a_{k})^{i} & ; a_{k} \leq x < a_{k+1} \\ \vdots & \vdots \\ \sum_{i=0}^{r} c_{(s-1)i} (x - a_{k})^{i} & ; a_{s-1} \leq x < a_{s} \end{cases}$$
(2.19)

วงจรที่ประมาณฟังก์ชันซายน์ด้วยพหุนามมักจะประกอบด้วย วงจรบวก, วงจรคูณ, วงจร ยกกำลัง และ ใช้รอมขนาดเล็กเพื่อเก็บสัมประสิทธ์ เป็นผลให้วงจรโดยรวมยังคงว่าซับซ้อนอยู่ โดยเฉพาะอย่างยิ่งในกรณีที่ต้องการความแม่นยำสูง จำเป็นต้องใช้จำนวนท่อนและกำลังพหุนาม สูง ซึ่งจะนำไปสู่ความซับซ้อนของวงจร อย่างไรก็ตามเราสามารถเลือกพารามิเตอร์เหล่านี้ได้ หลากหลายแบบ เพื่อให้มีระดับความเพี้ยนที่เหมาะสมกับการใช้งานได้ [9]

#### 2.6.2 CORDIC

CORDIC เป็นอัลกอริทึมที่ใช้คำนวณฟังก์ชันตรีโกณมิติ โดยอาศัยหลักการหมุนเวกเตอร์ (สัญลักษณ์ที่ใช้ในหัวข้อ 2.6.2 นี้ จะอิงตามสัญลักษณ์ที่นิยมใช้ในเรขาคณิต เช่น มุมแทนด้วย  $\theta$ ส่วน x แทนพิกัด ไม่ใช่เฟสเหมือนหัวข้ออื่นๆ) พิจารณาภาพที่ 2.9 เมื่อปลายเวกเตอร์อยู่ที่พิกัด (x, y) ถูกหมุนไปด้วยมุม $\theta$ แล้วปลายเวกเตอร์ไปอยู่ที่พิกัด(x', y') จะได้ความสัมพันธ์ตาม สมการต่อไปนี้

$$x' = x\cos\theta - y\sin\theta, \quad y' = y\cos\theta + x\sin\theta$$
 (2.20)

และจัดรูปใหม่ได้เป็น

$$x' = \cos\theta \cdot (x - y \tan\theta), \quad y' = \cos\theta \cdot (y + x \tan\theta)$$
 (2.21)

การคำนวณ (2.21) สามารถกระทำได้ด้วยวิธีการทำซ้ำ โดยแบ่งมุมhetaให้เป็นมุมย่อย $heta_i$ , ที่ทำให้

$$\tan \theta_i = \pm 2^{-i} \tag{2.22}$$

และเป็นผลให้การคูณสามารถเปลี่ยนเป็นการเลื่อนบิตแทนได้, นอกจากนี้ค่า  $\cos heta_i$  และ  $\cos (- heta_i)$ ในแต่ละรอบมีค่าเท่ากัน เราจึงเขียน (2.21) ในรูปแบบทำซ้ำรอบที่ *i* ได้เป็น

$$x_{i+1} = K_i \left( x_i - y_i d_i 2^{-i} \right), \quad y_{i+1} = K_i \left( y_i + x_i d_i 2^{-i} \right)$$
(2.23)

16

$$K_{i} = \cos\left(\arctan\left(2^{-1}\right)\right) = 1/\sqrt{1 + 2^{-2i}}$$
(2.24)

 $d_i = \pm 1 \tag{2.25}$ 

โดยที่ และ



ภาพที่ 2.9 การหมุนเวกเตอร์

สังเกต *d<sub>i</sub>* แทนเครื่องหมายของ tan *θ<sub>i</sub>* ซึ่งก็คือทิศทางการหมุนของมุมย่อย, นอกจากนี้เรา สามารถนำตัวคูณ *K<sub>i</sub>* ออกจากคำนวณแต่ละรอบไปก่อนได้ ทำให้การคำนวณแต่ละรอบเหลือเพียง การเลื่อนบิตและการบวก(หรือลบ)เท่านั้น การนำตัวคูณ *K<sub>i</sub>* ออกจะทำให้ขนาดที่คำนวณได้จะ ผิดเพี้ยนไปเหมือนคูณด้วย

$$A_N = \prod_{i=0}^{N-1} \sqrt{1 + 2^{-2i}}$$
(2.26)

เมื่อ N มีค่าเข้าใกล้อนันต์แล้ว  $A_{\!\scriptscriptstyle N}$  จะมีค่าประมาณ 1.647

ค่าของมุม*θ*ที่เข้ารหัสแบบฐานสอง ไม่สามารถนำมาใช้คำนวณด้วย CORDIC ได้ ต้อง แปลงให้อยู่ในรูปแบบรหัสที่ใช้ arctan เป็นฐาน (*d*<sub>0</sub>*d*<sub>1</sub>....*d*<sub>N-1</sub>) เสียก่อน, การแปลงรหัสจากฐาน สองเป็นรหัส arctan โดยใช้การเปิดตาราง จำเป็นต้องใช้รอมขนาดใหญ่จึงไม่นิยมใช้, เทคนิคการ คำนวณมุมย่อยซึ่งใช้รอมขนาดเล็กกว่าจึงถูกนำมาใช้งาน แต่ต้องใช้ วงจรบวก/ลบ เพิ่มขึ้นเพื่อ คำนวณมุมย่อยตามสมการ

$$\theta_{i+1} = \theta_i - d_i \arctan\left(2^{-i}\right) \tag{2.27}$$

โดยที่  $d_i = -1$  เมื่อ  $\theta_i < 0$  และ  $d_i = +1$  เมื่อ  $\theta_i \ge 0$ , ภาพที่ 2.10 แสดงวงจรสำหรับคำนวณ CORDIC จำนวน N รอบ ตามอัลกอริทึมที่กล่าวมาข้างต้น



ภาพที่ 2.10 วงจรสำหรับคำนวณแบบ CORDIC จำนวน N รอบ

โครงสร้างวงจรในภาพที่ 2.10 ประกอบด้วยวงจรบวกลบ วงจรเลื่อนบิต และ ตาราง/ ค่าคงที่ซึ่งถือว่าไม่ซับซ้อน แต่ถ้าหากต้องการความแม่นยำในการคำนวณ จำนวนรอบ N ก็ต้อง มากตามไปด้วย, เมื่อ N มีค่ามาก เวลาหน่วงของวงจรคอมบิเนชันที่ใช้ก็จะมากตาม ทำให้ต้องใส่ วีจิสเตอร์ขวางวงจรของแต่ละรอบได้ ทำให้เกิดโครงสร้างแบบไปป์ไลน์, ผลที่ตามมาก็คือสามารถ ทำงานที่ f<sub>clk</sub> สูงได้ แต่ทว่าการเปลี่ยนความถี่ ก็จะได้เวลาจูนมากขึ้น เพราะจำนวนขั้นของไปป์ไลน์

CORDIC ยังสามารถให้สัญญาณแบบควอดดราเธอร์ได้ด้วย ขนาดของฟังก์ชันซายน์และ โคซายน์ที่คำนวณด้วย CORDIC นี้จะเสมือนถูกคูณขึ้นด้วย A<sub>N</sub> การปรับปรุงวงจรหรือตาราง เพียงเล็กน้อย ก็สามารถเปลี่ยนค่า A<sub>N</sub> ได้ ดังนั้น CORDIC จึงได้รับความนิยมสำหรับการมอดูเลต แบบ QAM [11]

## 2.6.3 การประมาณพร้อมการแก้ไขด้วยรอม

วิธีการหนึ่งที่ใช้ประมาณฟังก์ชันซายน์ คือ การประมาณด้วยฟังก์ชันอย่างง่ายแบบหนึ่งซึ่ง ใช้วงจรที่มีความซับซ้อนต่ำ แต่ก็มีความผิดพลาดของการประมาณอยู่ไม่น้อย รอมถูกนำมาใช้เก็บ ค่าความผิดพลาดของการประมาณนั้น แล้วอ่านค่าจากรอมนำไปบวกกับค่าฟังก์ชันประมาณอีก ครั้ง ดังแสดงในภาพที่ 2.11 ค่าความผิดพลาดที่เก็บไว้ในรอมเป็นไปตามสมการ



ภาพที่ 2.11 การประมาณด้วยฟังก์ชันอย่างง่ายและแก้ไขด้วยรอม

ค่าสูงสุดของ *e*(*x*) เป็นตัวกำหนดจำนวนบิตเอาต์พุตของรอม (*D* – *S* บิต) โดยที่ *S* คือ จำนวนบิตที่ลดลงได้เมื่อเทียบกับรอมแบบเปิดตารางใน DDFS แบบดั้งเดิม ตัวอย่างงานวิจัยที่ใช้ วิธีการนี้ ได้แก่ การใช้ฟังก์ชัน [12]

$$f(x) = x \tag{2.29}$$

ซึ่งไม่ต้องใช้วงจรในการคำนวณแต่สามารถลดจำนวนบิตลงไปได้ 2 บิต และอีกตัวอย่างหนึ่งคือ [13]

$$f(x) = x(2-x)$$
(2.30)

ซึ่งสามารถลดทอนการคำนวณ จนใช้เพียงวงจรคูณและวงจรคอมพลีเมนต์เท่านั้นสำหรับการ คำนวณ *f*(*x*) แต่ช่วยสามารถลดจำนวนบิตได้ถึง 4 บิต

## 2.7 การใช้ DAC แบบไม่เชิงเส้น

นักวิจัยหลายกลุ่มได้แก้ปัญหาการใช้กำลังไฟฟ้าสูง โดยการนำ PSC เข้าไปรวมกับ DAC และอาศัยการทำงานของวงจรแอนาลอกเป็นส่วนใหญ่ในการประมาณฟังก์ชันซายน์ ทำให้เหลือ วงจรดิจิตอลในโครงสร้าง DDFS เพียงเล็กน้อย, DAC จะรับค่าเฟสที่มีลักษณะเป็นเชิงเส้น แต่จะ ให้ค่าแรงดันเอาต์พุตที่เป็นค่าฟังก์ชันซายน์ จึงเรียก DAC ประเภทนี้ว่า DAC แบบไม่เชิงเส้น



ภาพที่ 2.12 โครงสร้าง DDFS ที่ใช้งาน DAC แบบไม่เป็นเชิงเส้น

18



ตัวอย่างแรกของงานวิจัยในกลุ่มนี้คือ [14] ซึ่งใช้ DAC แบบไม่เชิงเส้นร่วมกับคุณสมบัติ สมมาตร 1/4 คาบ ดังแสดงในภาพที่ 2.12, สัญญาณเฟส X ' จะถูกถอดรหัสแบบเทอร์โมมิเตอร์ แล้วนำไปควบคุมสวิตซ์ตามภาพที่ 2.13 โดยที่ v<sub>k</sub> คือเซล์แรงดันที่มีทั้งหมด 2<sup>w-2</sup> เซลล์, หลักการ ทำงานคือจะนำเซลล์ที่ k ออกไปรวมเพื่อสร้างเอาต์พุตก็ต่อเมื่อ k < X ', เราจึงเขียนเอาต์พุต v<sub>our</sub> ได้ว่า

$$v_{OUT} = \sum_{k=0}^{X'} v_k$$
 (2.31)

แรงดันในแต่ละเซลล์  $v_k$  จะมีค่าเป็น  $N_k$  เท่าของแรงดันมูลฐาน โดยที่  $N_k$  เป็นจำนวนเต็ม, แรงดัน มูลฐาน เท่ากับ แรงดันอ้างอิงของ DAC หารด้วย  $2^{D-1}$ เมื่อ D เป็นจำนวนเต็มที่สะท้อนความ ละเอียดของ DAC, และ  $N_k$  คำนวณได้จาก

$$N_{k} = \begin{cases} \left[ \left( 2^{D-1} - 1 \right) \sin \left( \frac{\pi}{2} \frac{0.5}{2^{W-2}} \right) \right]_{Round} & ; k = 0 \\ \left[ \left( 2^{D-1} - 1 \right) \sin \left( \frac{\pi}{2} \frac{k + 0.5}{2^{W-2}} \right) - \sum_{i=0}^{k-1} N_{i} \right]_{Round} & ; 1 \le k < 2^{W-2} - 1 \end{cases}$$

$$(2.32)$$



ภาพที่ 2.14 (ซ้าย) ผังโครงสร้างของ [15] (ขวา) การเรียงบิต

19

้ ตัวอย่างที่สองในกลุ่มนี้ [15] ได้พัฒนาแนวคิดของ [16] โดยนำเอกลักษณ์ตรีโกณต่อไปนี้

$$\sin\left(\frac{\pi}{2}\frac{\alpha+\beta+\gamma}{2^{A+B+C}-1}\right) = \sin\left(\frac{\pi}{2}\frac{\alpha+\beta}{2^{A+B+C}-1}\right) + f(\alpha,\beta,\gamma)$$
(2.33)

โดยที่ 
$$f(\alpha, \beta, \gamma) \approx \cos\left(\frac{\pi}{2} \frac{\alpha + \beta_{avg}}{2^{A+B+C} - 1}\right) \sin\left(\frac{\pi}{2} \frac{\gamma}{2^{A+B+C} - 1}\right)$$
(2.34)

มาใช้ประกอบการออกแบบ DAC, มุม X 'ถูกแยกออกเป็นมุมย่อย  $\alpha, \beta, \gamma$  ที่มีสัดส่วนจำนวนบิต A,B,C ตามลำดับโดยที่ W - 2 = A + B + C, จากโครงสร้างในภาพที่ 2.14 มี DAC สองตัว, DAC ตัวหยาบใช้สังเคราะห์เทอมแรกทางขวามือของ (2.33) ส่วน DAC ตัวละเอียดใช้สังเคราะห์  $f(\alpha, \beta, \gamma)$  ในสมการ (2.34) ซึ่งจะใช้ค่าเฉลี่ย  $\beta_{avg}$  ที่ขึ้นกับ $\alpha$ ,  $f(\alpha, \beta, \gamma)$  สามารถสังเคราะห์ ได้ด้วย Sub-DAC จำนวน  $2^A - 1$  ตัว ที่เลือกโดย  $\alpha$ , Sub-DAC แต่ละตัวจะสังเคราะห์เฉพาะส่วน ที่เป็นฟังก์ชันของ  $\gamma$  เท่านั้น วิธีนี้จะมีพื้นที่เล็กกว่า [14] เพราะจำนวนเซลล์ใน DAC ตัวหยาบลดลง มาก

ตัวอย่างที่สามในกลุ่มนี้ ได้นำเสนอ DAC แบบไม่เชิงเส้นโดยใช้หลักการเชิงเส้นแบบท่อน [17] แต่ก็ยังมีภาพรวมของโครงสร้างเหมือน [15] จำนวนท่อนและความชันของแต่ละท่อนจะถูก คำนวณด้วย MATLAB เพื่อให้ได้ค่าที่เหมาะสมโดยใช้เกณฑ์ ISE (Integral Square Error) ต่ำ ที่สุด ภาพที่ 2.15 แสดงโครงสร้าง DDFS ซึ่งประกอบไปด้วย DAC และ Switched Weighted Sum มุมจะถูกแบ่งออกเป็น ส่วนบิตนัยสูง และ ส่วนบิตนัยต่ำ ส่วนบิตนัยสูงทำหน้าที่เลือกท่อน การประมาณ ส่วนบิตนัยต่ำทำหน้าที่สังเคราะห์ส่วนของเส้นตรงในแต่ละท่อน โดยใช้ DAC ที่มี ออฟเซต 0.5 ขั้น ซึ่งจะกล่าวถึงในหัวข้อถัดไป



ภาพที่ 2.15 (ซ้าย) ผังโครงสร้างอย่างง่ายของ [17] (ขวา) การเรียงบิต



ภาพที่ 2.16 (ซ้าย) โครงสร้างภายในของ Switched Weighted Sum (ขวา) ตัวอย่างการคำนวณ

ภาพที่ 2.16 แสดงโครงสร้างภายในของ Switched Weighted Sum, บิตนัยสูงทำหน้าที่ เลือกแรงดันที่ *i* ในเงื่อนไขต่อไปนี้

- o ถ้า  $i < \alpha$  แล้ว  $v_i = VMAX$
- o ถ้า  $i = \alpha$  แล้ว  $v_i = VDAC$
- o ถ้า  $i > \alpha$  แล้ว  $v_i = VMIN$

จำนวนแรงดันที่ถูกเลือกมีทั้งหมด 2<sup>4</sup> ซึ่งเท่ากับจำนวนท่อน, แรงดันเหล่านั้นถูกป้อนผ่าน *R*<sub>i</sub> ซึ่งทำ หน้าที่สร้างความชันในแต่ละท่อน พิจารณาตัวอย่างในภาพที่ 2.16 (ขวา) เรากำหนดให้ VMIN=0 และ จำนวนท่อนเท่ากับ 4 ในตัวอย่างนี้กำลังคำนวณฟังก์ชันซายน์ที่มีมุมอยู่ในท่อนที่ 2

DDFS ประเภทนี้ใช้วงจรขนาดเล็ก และ ใช้กำลังไฟฟ้าต่ำ แต่ต้องใช้ตัวต้านทานที่มีความ ละเอียดสูงสำหรับสร้างความชัน เพื่อให้ได้ความเพี้ยนต่ำ

ตัวอย่างงานวิจัยสุดท้ายในกลุ่มนี้ [18] ได้นำวงจรขยายผลต่างมาประยุกต์ใช้เป็นวงจรดัด สามเหลี่ยมเป็นซายน์, วงจรดิจิตอลและ DAC แบบเชิงเส้นจะถูกนำมาใช้ทำหน้าที่สังเคราะห์ สัญญาณแทนเฟสในช่วง [-π/2,π/2] สัญญาณเอาต์พุตของ DAC ที่มีลักษณะเป็นสามเหลี่ยม แล้วป้อนให้วงจรขยายผลต่าง 6 วงจรดังแสดงในภาพที่ 2.17 กระแสไบแอสของแต่ละวงจร  $I_{ss(i)}$  (*i* = 1, 2,...6) เท่ากับ

$$I_{SS(i)} = \cos\left((i-1)\frac{\pi}{6}\right) - \cos\left(i\frac{\pi}{6}\right)$$
(2.35)

โครงสร้างนี้ต้องอาศัยแรงดันอ้างอิงจำนวนระดับ 6 , และแต่ละแรงดันอ้างอิงต้องสอดคล้องกับมุม ที่ถึงกลางช่วงด้วย ดังแสดงในภาพที่ 2.18, การหาค่าพารามิเตอร์ต่างๆ ในการออกแบบวงจรไม่มี การคำนวณหาขนาดทรานซิสเตอร์ที่เหมาะสม สัญญาณที่มีความเพี้ยนต่ำที่สุด



ภาพที่ 2.17 วงจรประมาณค่าโคซายน์โดยใช้วงจรขยายผลต่าง 6 วงจร [18]



ภาพที่ 2.18 การกำหนดระดับแรงดันและกระแสทั้ง 6 สำหรับวงจรประมาณค่าโคซายน์

การทำงานของ DDFS ในกลุ่มนี้จะใช้พลังงานต่ำ เพราะวงจร PSC ได้ถูกนำออกไป การ คำนวณฟังก์ชันซายน์ตกเป็นหน้าที่ของวงจรแอนาลอก, สัญญาณที่สังเคราะห์ได้จะมีความเพี้ยน ต่ำเมื่อใช้ในย่านความถี่ต่ำ แต่ความเพี้ยนของสัญญาณจะมากขึ้นตามความถี่ ทั้งนี้ เนื่องจากการ ตอบสนองต่อความถี่ของวงจรแอนาลอกที่ใช้ไม่สูง, อุณหภูมิก็เป็นอีกปัจจัยหนึ่งที่รบกวนการ ทำงานของวงจรแอนาลอก

## 2.8 DAC แบบออฟเซต 0.5 ขั้น

พิจารณา DAC ในภาพที่ 2.19, โดยปกติแล้ว DAC ที่มีความละเอียด D บิต มีแรงดัน อ้างอิงเป็น  $V_{\scriptscriptstyle REF}$  จะให้แรงดันเอาต์พุตแปรผันตรงตามค่าดิจิตอล X ซึ่งเข้ารหัสแบบฐานสองดังนี้

แต่ใช้วิถีการจำลองการทำงานแล้วปรับจนได้

$$v_{OUT} = \frac{X}{2^D} \cdot V_{REF} \tag{2.36}$$

สังเกตได้ว่า เมื่อ X=0 แรงดันเอาต์พุตของ DAC จะเป็นศูนย์ด้วย และค่า  $v_{out}$  สูงสุดก็ไม่เท่า  $V_{\scriptscriptstyle REF}$ 



ในบาง DDFS ที่อาศัยคุณสมบัติสมมาตร DAC จะถูกใช้เพื่อสังเคราะห์สัญญาณเฉพาะ ซีกบวก แล้วนำสัญญาณเอาต์พุตของ DAC ไปกำหนดเครื่องหมายด้วยวงจรอื่นอีกครั้ง ดังแสดง ในภาพที่ 2.20, การใช้งานในลักษณะนี้จำเป็นต้องออฟเซตแรงดันเอาต์พุตขึ้น 0.5 ขั้น เพื่อไม่ให้ *v<sub>out</sub>* เป็นศูนย์เมื่อ *X* = 0 เพราะแรงดันเอาต์พุตที่มีค่าเป็น 0 จะไม่เกิดประโยชน์เมื่อนำไป กำหนดเครื่องหมาย กล่าวคือ +0 กับ –0 จะซ้ำซ้อนกัน, ดังนั้น DAC จะถูกออกแบบให้สร้าง เอาต์พุตเป็น

$$v_{OUT} = \frac{X + 0.5}{2^{D}} \cdot V_{REF}$$
(2.37)



ภาพที่ 2.20 การใช้ DAC สังเคราะห์สัญญาณซีกบวก และกำหนดเครื่องหมายบวก-ลบ ภายหลัง


ภาพที่ 2.21 ตัวอย่างระดับแรงดันที่สร้างด้วย DAC แบบออฟเซต 0.5 ขั้น

สังเกต v<sub>o</sub> ในภาพที่ 2.21 ซึ่งผ่านการกำหนดเครื่องหมายแล้ว แต่ละขั้นแรงดันจะห่างกัน 1 ขั้น และสมมาตรรอบศูนย์

# บทที่ 3

# การประมาณฟังก์ชันซายน์ด้วยฟังก์ชันของวงจรดัด

โครงสร้าง DDFS ที่นำเสนอในวิทยานิพนธ์นี้ ใช้วงจรดัดซึ่งเป็นวงจรแอนาลอกทำหน้าที่ ประมาณฟังก์ชันซายน์ ความเพี้ยนของสัญญาณที่สังเคราะห์โดย DDFS จึงขึ้นอยู่กับวงจรดัดเป็น สำคัญ, เนื้อหาในบทนี้จะนำเสนอฟังก์ชันของวงจรดัด และเทคนิคการใช้ฟังก์ชันของวงจรดัดไปใช้ ประมาณฟังก์ชันซายน์ได้อย่างแม่นยำ, เรานำเสนอ DDFS ที่ใช้วงจรดัดสองโครงสร้าง โครงสร้าง แรกเรียกว่า "วงจรดัดเดี่ยว" จะใช้คุณสมบัติสมมาตร 1/2 คาบเข้าช่วยวงจรดัดในการคำนวณ ฟังก์ชันซายน์ วงจรดัดจะให้ค่าฟังก์ชันทั้งซีกบวกและลบ ซึ่งเทียบเท่าซายน์อุดมคติบนช่วง [ $-\pi/2,\pi/2$ ] ส่วนโครงสร้างที่สองเรียกว่า "วงจรดัด 2 วงจรจะถูกนำมาใช้คำนวณฟังก์ชันซายน์ และโคซายน์บนช่วง [ $0,\pi/4$ ] ดังนั้นเอาต์พุตของวงจรดัดทั้งสองจะให้ค่าเฉพาะซีกบวกเท่านั้น ต้องใช้สวิตซ์กระแสมาจัดเรียง เพื่อให้ได้เอาต์พุตสองสัญญาณ ที่ใกล้เคียงซายน์และโคซายน์ อุดมคติ โครงสร้างที่ใช้วงจรดัดคู่นี้จึงเป็น QDDFS

#### 3.1 โครงสร้าง DDFS ที่ใช้วงจรดัด

โครงสร้างของ DDFS ที่ใช้วงจรดัดแสดงในภาพที่ 3.1 เราจะใช้คุณสมบัติสมมาตรของ พึงก์ชันซายน์เพื่อปรับเฟส X จาก Phase Accumulator ให้เป็น X ' เสมอ, จากนั้น DAC จะ เปลี่ยนดิจิตอลเฟสให้เป็นแอนาลอกเฟส x, สัญญาณ x แทนเฟสที่มีลักษณะเป็นเชิงเส้น รูปคลื่นของมันจึงเป็นรูปสามเหลี่ยม, x เป็นอินพุตของวงจรดัดที่ให้เอาต์พุตเป็น s(x) ซึ่งมีรูปคลื่น คล้ายพึงก์ชันซายน์ วงจรดัดจึงมีลักษณะเป็นวงจรแปลงสามเหลี่ยมเป็นซายน์, อนึ่ง DAC ที่ใช้งาน ในโครงสร้างนี้ จะต้องมีออฟเซต 0.5 ขั้น เพื่อสังเคราะห์แอนาลอกเฟสให้มีความสมมาตรรอบค่า ศูนย์ การใช้งาน DAC เพื่อสังเคราะห์เฟสนี้เป็นจุดแตกต่างสำคัญระหว่าง DDFS ที่นำเสนอ กับ DDFS แบบทั่วไปที่ใช้ DAC สังเคราะห์ฟังก์ชันซายน์



ภาพที่ 3.1 โครงสร้าง DDFS ที่ใช้วงจรดัด

้วงจรดัดที่น้ำเสนคในวิทยานิพนก์นี้มี 2 วงจรคือ วงจรดัดซายน์ และ วงจรดัดโคซายน์ ซึ่งมี ฟังก์ชันเป็น $s(\cdot)$  และ  $c(\cdot)$  ตามลำดับ, ทั้งสองฟังก์ชันจะนิยามบนช่วงที่แตกต่างกัน ขึ้นอยู่กับว่าจะ ใช้คุณสมบัติสมมาตร 1/2 หรือ 1/8 คาบ, เราจะใช้ตัวแปร*x* แทนนอมัลไลซ์เฟส ซึ่งมีค่าในช่วง [0,1] และสมนัยกับเฟสในช่วง  $[0,\pi/2]$  หรือมุมในควอแดรนต์ที่ 1 นั่นเอง, ดังนั้นฟังก์ชันซายน์ และโคซายน์ที่เป็นเป้าหมายการประมาณด้วย  $s(\cdot)$  และ  $c(\cdot)$  คือ

$$s(x) \approx \sin\left(\frac{\pi}{2}x\right), \quad c(x) \approx \cos\left(\frac{\pi}{2}x\right)$$
 (3.1)

และรูปทั่วไปของฟังก์ชันทั้งสอง ได้แก่

$$s(x) = \begin{cases} \alpha & ; \beta x > 1 \\ \alpha \cdot \beta x \sqrt{2 - (\beta x)^2} & ; -1 \le \beta x \le 1 \\ -\alpha & ; \beta x < -1 \end{cases}$$
(3.2)

ແລະ

 $c(x) = \gamma \left( 1 - \left( \delta \left( x + \phi \right) \right)^2 \right)$ (3.3)ฟังก์ชันวงจรดัดซายน์มีพารามิเตอร์ 2 ตัว คือ  $\alpha. \beta$  และฟังก์ชันวงจรดัด โคซายน์มีพารามิเตอร์ 3 ตัว คือ  $\gamma, \delta, \phi$ , เราสามารถเลือกปรับพารามิเตอร์เหล่านี้ ตามลักษณะ การใช้งานวงจรดัดได้ อีกทั้งปรับพารามิเตอร์เหล่านี้เพื่อเพิ่มความแม่นยำของการประมาณได้อีก

้ด้วย วงจรดัดทั้งสองสามารถสร้างได้จากวงจรซีมอสอย่างง่าย ซึ่งเราจะอภิปรายในบทต่อไป

#### DDFS ที่ใช้วงจรดัดเดี่ยว 3.2

DDFS ที่ใช้งานวงจรเดี่ยว มีโครงสร้างแสดงในภาพที่ 3.1. ในโครงสร้างนี้จะใช้วงจรดัด ซายน์เพียงวงจรเดียว และใช้คุณสมบัติสมมาตร 1/2 คาบในการสังเคราะห์สัญญาณ, ดิจิตอลเฟส X จะถูกปรับให้เป็น X ' ที่สมนัยกับเฟสในช่วง $[-\pi,\pi]$ , เป็นผลให้ x ซึ่งเป็นนอมัลไลซ์เฟส สคดคล้องกับ X ' ตามสมการ

$$x = \frac{X' + 0.5}{2^{M-2}} \tag{3.4}$$

และช่วงของ x คือ [-1,1]

ในตอนแรกนี้ เราจะเลือกพารามิเตอร์ lpha=1 และ eta=1, จาก (3.2) เราจะได้ฟังก์ชันของ วงจรดัดเดี่ยวอย่างง่ายเป็น

$$\sin\left(\frac{\pi}{2}x\right) \approx s(x) = x\sqrt{2-x^2} \quad ; -1 \le x \le 1$$
(3.5)

ภาพที่ 3.2 แสดงให้เห็นว่า *s*(*x*) มีรูปร่างคล้ายฟังก์ชันซายน์อุดมคติ และมีความผิดพลาดในการ ประมาณเป็น



ภาพที่ 3.2 ฟังก์ชันของวงจรดัดเดี่ยวอย่างง่ายเทียบกับซายน์อุดมคติ



ภาพที่ 3.3 ความผิดพลาดของการประมาณโดยใช้วงจรดัดเดี่ยวอย่างง่าย

สังเกต e(x) ในภาพที่ 3.3 ค่าสูงสุดของ e(x) เท่ากับ 4.6x10<sup>-2</sup> คิดเป็นร้อยละ 4.6 เมื่อ นำไปคำนวณ SNR ได้เท่ากับ 26.7dBc, และเพื่อวิเคราะห์สัญญาณที่สังเคราะห์ได้ในเชิงความถี่ เรานำ s(x) ไปสร้าง f<sub>sin</sub>(x) ซึ่งเป็นฟังก์ชันที่ประมาณซายน์ได้เต็มรูปคลื่น

$$f_{\sin}(x) = \begin{cases} s(x) & ; -1 \le x < 1\\ s(2-x) & ; 1 \le x < 3 \end{cases}$$
(3.7)

หนึ่งคาบของฟังก์ชันตรีโกณเท่ากับ  $2\pi$  ซึ่งเทียบเท่าช่วงตัวแปร x ที่กว้างเท่ากับ 4, เราใช้ MATLAB สร้าง  $f_{sin}(x)$  บนช่วง [-1,3] ซึ่งเทียบเท่าหนึ่งคาบ โดยใช้จำนวนจุดมากพอที่จะ อนุโลมได้ว่า x เป็นค่าต่อเนื่องบนช่วงดังกล่าว, จากนั้นเราใช้ FFT ซึ่งเป็น Toolbox มาตรฐาน

(3.6)

ของ MATLAB คำนวณหาองค์ประกอบความถี่ของ  $f_{\rm sin}(x)$  แล้วได้สเปกตรัมความถี่ในภาพที่ 3.4 เราพบว่า SFDR = 31.0 dBc และฮาร์โมนิกส์ที่ 3 เป็นฮาร์โมนิกส์ที่มากที่สุด ส่วนค่า THD ที่ คำนวณจาก 11 องค์ประกอบแรกมีค่าเป็นร้อยละ 11



ภาพที่ 3.4 สเปกตรัมความถี่ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวอย่างง่าย

W	SFDR	THD
	[dBc]	[%]
4	23.5	7.28
5	29.4	4.51
6	31.0	3.36
7	31.0	3.00
8	31.0	2.90
9	31.0	2.88

ตารางที่ 3.1 SFDR และ THD ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวอย่างง่าย

ต่อไปเราเปลี่ยนลักษณะของ *x* จากค่าต่อเนื่อง ให้เป็นค่าที่มีลักษณะเป็นขั้นๆ ซึ่งเป็น ลักษณะเอาต์พุตของ DAC ที่มีความละเอียดจำกัด ในโครงสร้างนี้จะใช้ DAC ที่มีความละเอียด เท่ากับ *W* −1 เราคำนวณหาค่า SFDR และ THD ด้วยวิธีการเดิม จะได้ผลตามตารางที่ 3.1, จะ เห็นได้ว่า เมื่อ *W* มีค่ามากกว่า 5 แล้ว ค่า SFDR จะไม่เพิ่มขึ้น, ถ้าเราใช้หลักการออกแบบ DDFS จากบทที่แล้ว ในเงื่อนไขที่ว่า 6*W* ≈ SFDR > SNR และด้วยค่า SNR = 26.7 dBc เราควรเลือก W > 5 เพื่อให้ความเพี้ยนของสัญญาณถูกจำกัดโดยวงจรดัด ไม่ใช้การควอนไตส์ของเฟส, สรุป
 แล้วการเลือก W ด้วยหลักการนี้ สอดคล้องกับผลในตารางที่ 3.1

สังเกต SNR ที่เราใช้เป็นเกณฑ์ในการเลือก W นั้นไม่ได้มาจากความละเอียดของ DAC เหมือนใน DDFS แบบทั่วไป, DAC ในโครงสร้างนี้ทำหน้าที่แปลงดิจิตอลเฟสให้เป็นแอนาลอกเฟส การที่เอาต์พุตของ DAC มีลักษณะเป็นขั้นจึงถือได้ว่าไม่มีความผิดพลาดใดๆ เพราะแปลงสิ่งที่เป็น ขั้นๆ ในรูปแบบดิจิตอลให้เป็นรูปแบบแอนาลอกเท่านั้น

# 3.2.1 เทคนิคการปรับพารามิเตอร์สำหรับวงจรดัดเดี่ยว

จากรูปทั่วไปของ s(x) ใน (3.2) มีพารามิเตอร์ α,β ที่เราสามารถปรับเพื่อลดความ ผิดพลาดของการประมาณได้ โดยใช้ ISE (Integral Square Error) เป็นเกณฑ์ กล่าวคือ เราใช้ MATLAB ค้นหาค่า α,β ที่ทำให้ ISE มีต่ำที่สุด

$$\operatorname{Minimize}\left\{\int_{-1}^{1} \left(\sin\left(\frac{\pi}{2}x\right) - s(x)\right)^{2} dx\right\}$$
(3.8)

เราจะได้ α = 0.9864 และ β = 1.0907 , แต่เมื่อเราเปลี่ยนมาใช้ ค่าผิดพลาดสัมบูรณ์สูงสุด เป็น เกณฑ์ในการหาพารามิเตอร์ที่ทำให้

$$\operatorname{Minimize}\left\{ \max \left| \sin \left( \frac{\pi}{2} x \right) - s(x) \right| \right\}$$
(3.9)

เราจะได้  $\alpha = 0.9904$  และ  $\beta = 1.0869$ , พารามิเตอร์ทั้งสองชุดมีความใกล้เคียงกัน

เมื่อนำฟังก์ชันพร้อมพารามิเตอร์ทั้งสองชุด ไปสังเคราะห์  $f_{\sin}(x)$  บนช่วง x ต่อเนื่อง จะ ได้ความผิดพลาดมีค่าลดลง เมื่อเทียบกับวงจรดัดซายน์อย่างง่าย, กราฟของความผิดพลาดที่ได้ จากทั้งสองเกณฑ์แสดงในภาพที่ 3.5 กราฟทั้งสองมีลักษณะใกล้เคียงกัน มีทั้งซีกบวกและลบ และ มีจุดที่ความผิดพลาดเป็นศูนย์อยู่ 3 จุดบนช่วง  $x \in [0,0.5]$ , ค่าสัมบูรณ์ของค่าผิดพลาดสูงสุด เท่ากับ 1.36x10<sup>-2</sup> และ 0.96 x10<sup>-2</sup> ตามลำดับ ซึ่งน้อยกว่าวงจรดัดเดี่ยวอย่างง่ายประมาณ 5 เท่า

จากนั้นเราวิเคราะห์  $f_{sin}(x)$  ในเชิงความถี่ด้วยวิธีการเดิม เราจะได้ค่า SFDR, THD, SNR ตามตารางที่ 3.2 สังเกตได้ว่า การใช้ ISE เป็นเกณฑ์จะให้ความเพี้ยนต่ำกว่าเล็กน้อย และ สเปกตรัมความถี่ของ  $f_{sin}(x)$  แสดงในภาพที่ 3.6 ซึ่งฮาร์โมนิกส์ที่ 5 เป็นฮาร์โมนิกส์ที่มีกำลังมาก ที่สุด



ภาพที่ 3.5 ความผิดพลาดของการประมาณโดยใช้วงจรดัดเดี่ยวที่ปรับพารามิเตอร์

ตารางที่ 3.2 ความเพี้ยนของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวที่ปรับพารามิเตอร์

10018	SFDR	THD	SNR	Maximum
PL 1 P 19 AN 1	[dBc]	[%]	[dB]	absolute error
$\operatorname{Minimize}\left\{\int_{-1}^{1} \left(\sin\left(\frac{\pi}{2}x\right) - s(x)\right)^{2} dx\right\}$	45.1	0.93	37.3	1.36x10 <sup>-2</sup>
$\operatorname{Minimize}\left\{\max\left \sin\left(\frac{\pi}{2}x\right) - s(x)\right \right\}$	43.9	0.95	40.3	0.96x10 <sup>-2</sup>



ภาพที่ 3.6 สเปกตรัมความถี่ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดเดี่ยวที่ปรับพารามิเตอร์ (ISE เป็นเกณฑ์)

สรุปได้ว่าการปรับพารามิเตอร์ทำให้ *s*(*x*) เข้าใกล้ซายน์อุดมคติมากขึ้น, บนช่วง *x* ∈ [0,1] จะมีจุดที่ *s*(*x*) เท่ากับซายน์อุดมคติ ค่าพารามิเตอร์ที่คำนวณ ,จุด 3 โดยใช้ ISE เป็น เกณฑ์นี้สอดคล้องกับ วิธีการแปลงสามเหลี่ยมเป็นซายน์ที่นำเสนอใน [19] แต่ตัวเลขที่คำนวณได้ อาจแตกต่างกันเล็กน้อย ทั้งนี้เกิดจากความผิดพลาดของการคำนวณ ในงานวิจัยนั้นสร้างฟังก์ชัน *s*(*x*) ด้วยวงจรขยายผลต่าง และเพิ่มความแม่นยำด้วยการใช้จำนวนวงจรขยายผลต่างเพิ่มขึ้น และใช้ค่าพารามิเตอร์สำหรับแต่ละวงจรก็แตกต่างกันไป, ผลรวมของเอาต์พุตจากแต่ละวงจรจะ เข้าใกล้ซายน์อุดมคติมากขึ้น

$$\sin\left(\frac{\pi}{2}x\right) \approx \sum_{i=1}^{N} s_i(x)$$

โดยได้ผลสรุปตามตารางที่ 3.3 การสร้างพารามิเตอร์เหล่านั้นจะต้องอาศัยสัดส่วนของ ทรานซิสเตอร์ในวงจรเดียวกันให้สัมพันธ์กัน และต้องให้สัมพันธ์กับวงจรอื่นด้วย ซึ่งจะกระทำได้ ค่อนข้างยากในทางปฏิบัติ

จำนวน	พอออนิเตออ์	THD	SFDR
วงจร	M 11 19161.612	[%]	[dBc]
1	$\alpha_1 = 0.9906, \beta_1 = 1.0957$	0.88	44.3
2	$\alpha_1 = 0.06994, \beta_1 = 1.9616, \alpha_2 = 0.9277, \beta_2 = 1.0779$	0.18	57.5
4	$\alpha_1 = 0.004515, \beta_1 = 3.9825, \alpha_2 = 0.03841, \beta_2 = 1.9708$ $\alpha_2 = 0.09858, \beta_2 = 1.4124, \alpha_4 = 0.8578, \beta_4 = 1.024$	0.13	68.7

ตารางที่ 3.3 ค่าพารามิเตอร์และ THD การใช้วงจรขยายผลต่างแปลงสามเหลี่ยมเป็นซายน์ [19]

### 3.2.2 เทคนิคชดเชยเฟสสำหรับวงจรดัดเดี่ยว

การชดเชยเฟสเป็นการเพิ่มความแม่นยำให้วงจรดัดเดี่ยวได้อีกวิธีหนึ่ง โดยอาศัยวงจร ดิจิตอลชดเชยเฟสก่อนป้อนให้ DAC พิจารณารูปที่ 3.7 เฟส X ' ถูกชดเชยโดยการบวกด้วย ค่าชดเชยเฟส C(X ')



ภาพที่ 3.7 โครงสร้าง DDFS ที่ใช้วงจรดัดเดี่ยวร่วมกับวิธีชดเชยเฟส

การคำนวณหาค่าชดเชยเฟสอาศัยหลักการที่ว่า ถ้าเรามีสองฟังก์ชันที่นิยามบนช่วงของ จำนวนเต็มและมีค่าใกล้เคียงกัน ถ้ามีค่าของฟังก์ชันเป็นแบบโมโนโทนิกส์ อย่างเช่น  $f_1$  และ  $f_2$ ในภาพที่ 3.8, ในตัวอย่างนี้เราใช้  $f_2$  เพื่อประมาณ  $f_1$  ด้วยวิธีชดเชยอาร์กิวเมนต์ซึ่งทำได้โดยบวก อาร์กิวเมนต์เข้ากับจำนวนเต็ม C(X) ใน (3.10) ภาพที่ 3.8 แสดงตัวอย่างการคำนวณหา  $C(X_0)$ โดยใช้เงื่อนไขว่า ค่า  $C(X_0)$  จะต้องเป็นจำนวนเต็มที่ทำให้ d ใน (3.11) มีค่าน้อยที่สุด

$$f_2(X + C(X)) \approx f_1(X)$$
 (3.10)

$$d = \left| f_1(X_0) - f_2(X_0 + C(X_0)) \right|$$
(3.11)



ต่อไปเป็นการคำนวณหา *C*(·) สำหรับชดเชยเฟสในโครงสร้าง DDFS ในภาพที่ 3.7 ที่มี *W* = 9, สัญญาณ *X* ' แทนจำนวนเต็มตั้งแต่ –128 ถึง +127 ดังนั้นคู่ฟังก์ชันที่ใช้ในการ คำนวณหา *C*(·) จึงเป็นไปตาม (3.12) และกราฟของ *C*(·) แสดงในภาพที่ 3.9 มีค่าสูงสุดเท่ากับ 5 และมีลักษณะสมมาตรรอบจุดกำเนิด

$$s\left(\frac{X+0.5+C(X)}{128}\right) \approx \sin\left(\frac{\pi}{2}\frac{X+0.5}{128}\right)$$
 (3.12)



ภาพที่ 3.9 กราฟของ  $C(\cdot)$  เมื่อ W=9

ภาพที่ 3.10 การลดขนาดของรอมสำหรับเก็บค่าชดเชยเฟสของวงจรดัดเดี่ยว

ความสมมาตรรอบจุดกำเนิดทำให้ลดขนาดรอมลงได้ครึ่งหนึ่ง แต่ต้องใช้วงจรคอมพลีเมนต์มาช่วย เมนต์มาช่วยปรับอินพุตและเอาต์พุตของรอม ดังแสดงในภาพที่ 3.10 สรุปแล้วในกรณีนี้สามารถ ใช้รอมที่มีเอาต์พุต 3 บิต (5 < 2³) และมีขนาด 2<sup>7</sup>x3 = 384 บิต เพราะอินพุตของรอมลดลงเหลือ

$$W - 2 = 7$$

ตารางที่ 3.4 แสดงขนาดรอมที่ใช้ชดเชยเฟล และ SFDR ที่ได้ เมื่อ W มีค่าต่างๆ

33

W	ROM Size	SFDR
	[bit]	[dBc]
9	384	60.1
10	1,024	68.8
11	2,560	75.3

ตารางที่ 3.4 SFDR และขนาดรอม ของ DDFS ที่ใช้วงจรดัดเดี่ยวที่ชดเชยเฟส

# 3.2.3 เทคนิคการแก้ไขความผิดพลาดสำหรับวงจรดัดเดี่ยว

การเพิ่มความแม่นยำให้กับวงจรเดี่ยวด้วยการปรับพารามิเตอร์ในหัวข้อ 3.2.1 จะนำไปสู่ การปรับพารามิเตอร์ของวงจรแอนาลอกเป็นสำคัญ แต่การชดเชยเฟสในหัวข้อ 3.2.2 จะอาศัย วงจรดิจิตอลเป็นสำคัญ ส่วนเทคนิคการแก้ไขความผิดพลาดในหัวนี้จะอาศัยหลักการวงจรดิจิตอล และวงจรแอนาลอกร่วมกัน

จากฟังก์ชันของวงจรดัดเดี่ยวอย่างง่ายใน (3.5) ทำให้เกิดความผิดพลาด *e*(*x*) ใน (3.6), เราสามารถแก้ไขความผิดพลาดนี้ได้ โดยใช้ DDFS ที่มีโครงสร้างในภาพที่ 3.11, เราเพิ่มส่วน ชดเซยเข้าไปเพื่อสังเคราะห์ *e*(*x*) แล้วนำไปบวกกับ *s*(*x*) เพื่อให้เอาต์พุตสุดท้ายใกล้เคียงซายน์ อุดมคติมากขึ้น



ภาพที่ 3.11 โครงสร้าง DDFS ที่ใช้วงจรดัดเดี่ยวอย่างง่ายร่วมกับการแก้ไขความผิดพลาด

ส่วนแก้ไขความผิดพลาดประกอบด้วย วงจรดัดซายน์ (วงจรขยายผลต่าง) ที่ทำงานในช่วง แคบๆ รอบจุดกำเนิดซึ่งมีลักษณะเป็นเชิงเส้น สามารถพิจารณาเป็นวงจรขยายที่มีอัตราขยาย เท่ากับ *A* ได้, ดังนั้นอินพุตที่ป้อนให้กับวงจรนี้คือ *e*(*x*) / *A*, เราใช้ DAC ตัวที่สองเพื่อสังเคราะห์ *e*(*x*) / *A* โดยใช้รอมขนาดเล็กทำหน้าที่คำนวณความผิดพลาดด้วยวิธีเปิดตาราง และเนื่องด้วย *e*(*x*) มีความสมมาตรรอบจุดกำเนิด เราจึงใช้วงจรคอมพลีเมนต์เข้าช่วยเพื่อลดขนาดของรอมได้ สุดท้ายใช้รอมที่มีขนาดเท่ากับ

$$\operatorname{ROMsize} = 2^{W-2} \times (E-1) \tag{3.13}$$

เมื่อ *E* คือความละเอียดของ DAC ตัวที่สอง, ช่วงของแรงดันเอาต์พุตของ DAC ตัวที่สอง จะต้องออกแบบให้เข้ากับอัตราขยาย *A* เพื่อให้สังเคราะห์ *e*(*x*) ได้พอดี การออกแบบในส่วนนี้ จะกล่าวถึงในบทที่ 5, ในส่วนนี้เราจะใช้ MATLAB วิเคราะห์ความเพี้ยนที่ได้จากโครงสร้างนี้ ปรากฏว่าได้ผลตามตารางที่ 3.5 ความรายละเอียดของ DAC ตัวที่สองเป็นปัจจัยสำคัญต่อ SFDR โดยที่ SFDR เพิ่มด้วยอัตราส่วนประมาณ 6 dBc ต่อการเพิ่ม *E* ขึ้นหนึ่งบิต

ตารางที่ 3.5 SFDR และขนาดรอม ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด (W=7)

E	SFDR	ROM size
	[dBc]	[bit]
4	59.2	96
5	64.1	128
6	71.0	160

#### 3.3 QDDFS ที่ใช้วงจรดัดคู่

QDDFS ที่ใช้วงจรดัดคู่จะแบ่งช่วงของ x เป็นสองช่วง คือ [0,0.5] และ [0.5,1] เพื่อการ ประมาณที่แม่นยำมากขึ้น แต่ชานย์อุดมคติบนช่วง [0.5,1] จะเท่ากับโคซายน์บนช่วง [0,0.5] กล่าวคือ

$$\sin\left(\frac{\pi}{2}x\right) = \cos\left(1 - \frac{\pi}{2}\right) \quad ; 0 \le x < 0.5 \tag{3.14}$$

เราจึงประมาณฟังก์ชันโคซายน์บนช่วง [0,0.5] แทนฟังก์ชันซายน์บนช่วง [0.5,1] QDDFS ที่ใช้วงจรดัดคู่จะใช้ทั้งวงจรดัดซายน์และโคซายน์ โดยแต่ละวงจรจะประมาณบน ช่วง *x* ∈ [0,0.5] ตามสมการ

$$s(x) \approx \sin\left(\frac{\pi}{2}x\right) \quad ; 0 \le x < 0.5$$
 (3.15)

(3.18)

$$c(x) \approx \cos\left(\frac{\pi}{2}x\right) \quad ; 0 \le x < 0.5 \tag{3.16}$$

และ

การใช้ฟังก์ชันทั้งสอง เราจะต้องเลือกค่าพารามิเตอร์ใหม่ให้เหมะสมกับช่วงการประมาณ ที่เปลี่ยนเป็น [0,0.5], จากรูปทั่วไปของฟังก์ชันทั้งสองใน (3.2) และ (3.3) ขั้นต้นเราเลือกให้  $lpha=1, \gamma=1, \phi=0$  แล้วคำนวณหาค่า  $eta, \delta$  โดยใช้เงื่อนไขที่ว่า ฟังก์ชันทั้งสองจะเท่ากับซายน์ และโคซายน์ที่ปลายช่วง x = 0.5 จะได้ว่า

$$s(0.5) = \sin\left(\frac{\pi}{2}0.5\right) = \frac{\sqrt{2}}{2}$$
(3.17)  
$$c(0.5) = \cos\left(\frac{\pi}{2}0.5\right) = \frac{\sqrt{2}}{2}$$
(3.18)

และ

จากรูปทั่วไปของ s(x) ใน (3.2) เราแก้สมการ (3.17) เพื่อหาค่า eta แล้วจะได้สมการควอดาธิก

$$(\beta/2)\sqrt{2-(\beta/2)^2} = \frac{\sqrt{2}}{2}$$

$$(\beta/2)^2 \left(2-(\beta/2)^2\right) = \frac{1}{2}$$

$$4(\beta/2)^2 - 2(\beta/2)^4 = 1$$

$$2(\beta/2)^4 - 4(\beta/2)^2 + 1 = 0$$
(3.19)

ซึ่งสมการ (3.19) จะให้  $\beta$  หลายค่า แต่มีเพียงค่าเดียวที่สอดคล้องกับนิยามของ s(x) บนช่วง [0,0.5] คือ

$$\beta = 2\sqrt{1 - \sqrt{2}/2} = 1.0824 \tag{3.20}$$

ส่วนการหาค่า  $\delta$  เราอาศัย (3.3) และ (3.18) จะได้

$$1 - \left(\frac{\delta}{2}\right)^2 = \frac{\sqrt{2}}{2}$$

$$\left(\frac{\delta}{2}\right)^2 = 1 - \frac{\sqrt{2}}{2}$$

$$\delta = 2\sqrt{1 - \sqrt{2}/2}$$
(3.21)

สังเกต (3.20) และ (3.21) จะว่าได้  $\delta=eta$  เพื่อความสะดวก เรากำหนดให้

$$a = 2\sqrt{1 - \sqrt{2}/2} \tag{3.22}$$

สรุปเราได้ฟังก์ชันของวงจรดัดคู่อย่างง่ายคือ

$$s(x) = (ax)\sqrt{2-(ax)^2}, \quad c(x) = 1-(ax)^2$$
 (3.23)

ต่อไปเรานำฟังก์ชันทั้งสองไปประมาณซายน์และโคซายน์เต็มคาบ โดยอาศัยคุณสมบัติสมมาตร 1/8 แล้วจะได้

$$f_{\sin}(x) = \begin{cases} s(x) & ; 0 \le x < 0.5 \\ c(1-x) & ; 0.5 \le x < 1 \\ c(x-1) & ; 1 \le x < 1.5 \\ s(2-x) & ; 1.5 \le x < 2 \\ -s(x-2) & ; 2 \le x < 2.5 \\ -c(3-x) & ; 2.5 \le x < 3 \\ -c(x-3) & ; 3 \le x < 3.5 \\ -s(4-x) & ; 3.5 \le x < 4 \end{cases}$$
(3.24)  
$$f_{\cos}(x) = \begin{cases} c(x) & ; 0 \le x < 0.5 \\ s(1-x) & ; 0.5 \le x < 1 \\ -s(x-1) & ; 1 \le x < 1.5 \\ -c(2-x) & ; 1.5 \le x < 2 \\ -c(x-2) & ; 2 \le x < 2.5 \\ -s(3-x) & ; 2.5 \le x < 3 \\ s(x-3) & ; 3 \le x < 3.5 \\ c(4-x) & ; 3.5 \le x < 4 \end{cases}$$
(3.25)

และ

สังเกตฟังก์ชันเต็มคาบทั้งสองใน (3.24) และ (3.25) ในช่วง x เดียวกัน s(x) และ c(x)จะถูกใช้สลับกัน ซึ่งจะสนับสนุนการให้เอาต์พุตแบบควอดราเธอร์, และมีเครื่องหมายเป็นบวก/ลบ ตามปกติของฟังก์ชันตรีโกณ, ดังนั้นโครงสร้าง QDDFS ที่ใช้วงจรดัดคู่จึงเป็นไปตามภาพที่ 3.12, เฟส X แยกออกเป็น 2 กลุ่ม คือ 3 บิตสูง ทำหน้าที่ระบุช่วงทั้ง 8, และ M-3 บิตล่างจะถูกปรับให้ เป็น X' ด้วยวงจรคอมพลีเมนต์ ซึ่งสมนัยกับมุม  $[0, \pi/4]$  และส่งผ่าน DAC เพื่อแปลงให้เป็น แอนาลอกเฟส ซึ่งแทนด้วย x ในช่วง [0, 0.5], จากนั้นวงจรดัดคู่ก็จะแปลง x ให้เป็น s(x) และ c(x), เอาต์พุตจากวงจรดัดคู่จะถูกกำหนดเครื่องหมายบวก-ลบ และ เลือกออกไปยังเอาต์พุต สุดท้าย  $f_{sin}(x)$  และ  $f_{cos}(x)$  ด้วยสวิตช์ซึ่งควบคุมด้วยสัญญาณที่ถอดรหัสจาก 3 บิตสูงของ Xให้สอดคล้องกับ (3.24) และ (3.25)



เมื่อเรานำ  $f_{
m sin}(x)$  ใน (3.24) มาเปรียบเทียบกับซายน์ในอุดคติ จะได้ความผิดพลาดใน ควอแดรนต์ที่ 1 แสดงในภาพที่ 3.13, ความผิดพลาดสัมบูรณ์มีค่าสูงสุดเท่ากับ 7.1x10<sup>-2</sup> และ คำนวณ SNR ได้ 42.9 dB ซึ่งสรุปได้ว่าควรใช้ W ตั้งแต่ 8 บิตขึ้นไปในการออกแบบ QDDFS



ภาพที่ 3.13 ความผิดพลาดของการประมาณโดยใช้วงจรดัดคู่อย่างง่าย

ถ้าเราป้อนค่า x แบบต่อเนื่องเพื่อสร้าง  $f_{\sin}(x)$  แล้วนำไปวิเคราะห์ด้วย MATLAB จะได้ ค่า SFDR = 48.0 dBc และ THD = 0.57% รวมทั้งได้สเปกตรัมความถี่จะได้ตามภาพที่ 3.14 สังเกตฮาร์โมนิกส์ที่ 3 และ 5 จะมีนัยสำหรับกำหนด SFDR ทั้งคู่



ภาพที่ 3.14 สเปกตรัมความถี่ของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดคู่อย่างง่าย

สรุปได้ว่าการใช้วงจรดัดคู่ จะทำให้เราประมาณฟังก์ชันซายน์บนช่วงที่แคบลง เป็นผลให้ เราสามารถปรับพารามิเตอร์ให้ใกล้เคียงซายน์อุดมคติได้ดีขึ้น เมื่อเทียบกับการใช้วงจรดัดเดี่ยว, ฟังก์ชันที่ใช้ประมาณใน (3.23) เป็นฟังก์ชันของวงจรดัดคู่อย่างง่าย จะให้ *s*(*x*) ที่น้อยกว่าซายน์ อุดมคิต แต่ *c*(*x*) จะมากกว่าโคซายน์อุดมคติ, เราสามารถปรับพารามิเตอร์ของฟังก์ชันทั้งสองได้ อีกเพื่อให้มีความแม่นยำมากขึ้นได้ ดังจะอภิปรายในหัวข้อต่อไป

#### 3.3.1 เทคนิคการปรับพารามิเตอร์สำหรับวงจรดัดคู่

เราสามารถปรับพารามิเตอร์สำหรับ s(x) และ c(x) อย่างอิสระต่อกัน โดยเลือกใช้ เกณฑ์ 3 แบบสำหรับแต่ละฟังก์ชัน ได้แก่

O เกณฑ์ที่ 1 พารามิเตอร์ที่ทำให้ค่าผิดพลาดสัมบูรณ์สูงสุดมีค่าต่ำสุด เราใช้ MATLAB ค้นหาคำตอบ

Minimize 
$$\left\{ \max \left| \sin \left( \frac{\pi}{2} x \right) - s(x) \right| \right\}$$
, Minimize  $\left\{ \max \left| \cos \left( \frac{\pi}{2} x \right) - c(x) \right| \right\}$ 

O เกณฑ์ที่ 2 พารามิเตอร์ที่ทำให้ค่า ISE มีค่าต่ำสุด เราใช้ MATLAB ค้นหาคำตอบ

$$\operatorname{Minimize}\left\{\int_{0}^{0.5} \left(\sin\left(\frac{\pi}{2}x\right) - s(x)\right)^{2} dx\right\}, \operatorname{Minimize}\left\{\int_{0}^{0.5} \left(\cos\left(\frac{\pi}{2}x\right) - c(x)\right)^{2} dx\right\}$$

 เกณฑ์ที่ 3 พารามิเตอร์ที่ทำให้ฟังก์ชันของวงจรดัดตัดกับซายน์อุดมคติ 3 จุด ที่กึ่งกลาง และ ปลายทั้งสองของช่วง

$$s(x) = \sin\left(\frac{\pi}{2}x\right), \ c(x) = \cos\left(\frac{\pi}{2}x\right)$$
 where  $x = 0, x = 0.25, x = 0.5$   
เราสามารถใช้เงื่อนไขในการแก้สมการหาพารามิเตอร์ต่างๆ ได้

เราใช้ MATLAB คำนวณค่าพารามิเตอร์สำหรับวงจรดัดซายน์ รวมทั้งความผิดพลาดของ ฟังก์ชันที่ใช้พารามิเตอร์จากเกณฑ์ต่างๆ ข้างต้น และได้ผลตามตารางที่ 3.6 และใช้วิธีเดียวกันกับ วงจรดัดโคซายน์ แล้วได้ผลตามตารางที่ 3.7

ตารางที่ 3.6 ค่าพารามิเตอร์ที่เหมาะสมสำหรับวงจรดัดซายน์บนช่วง [0, 0.5]

เกณฑ์		ค่าผิดพลาด	ISE
จั	12. 19.19.19.19.19.19.19.19.19.19.19.19.19.1	สัมบูรณ์สูงสุด	
1	$\alpha = 0.9078$	$4.09 \times 10^{-4}$	$4.10 \times 10^{-8}$
I	$\beta = 1.2204$	4.00X10	4.10810
0	$\alpha = 0.9036$	$9.10 \times 10^{-4}$	$2.11 \times 10^{-8}$
2	$\beta = 1.2268$	0.12X1U	3.11X10
2	$\alpha = 0.9083$	$7.20 \times 10^{-4}$	$7.56 \times 10^{-8}$
3	$\beta = 1.2204$	1.39X10	7.50X10

เกณฑ์		ค่าผิดพลาด	ISE
ที่	M.12.1ክเตอว	สัมบูรณ์สูงสุด	
	$\gamma = 1.0011$		
1	$\delta = 1.0592$	$9.97 \times 10^{-4}$	2.26x10 <sup>-7</sup>
	$\phi = 0.0125$		
	$\gamma = 1.0015$		
2	$\delta = 1.0608$	$1.30 \times 10^{-3}$	2.04x10 <sup>-7</sup>
	$\phi = 0.0122$		
	$\gamma = 0.9961$		
3	$\delta = 1.0773$	$3.90 \times 10^{-3}$	2.47x10 <sup>-6</sup>
	$\phi = 0.0000$		

ตารางที่ 3.7 ค่าพารามิเตอร์ที่เหมาะสมสำหรับวงจรดัดโคซายน์บนช่วง [0, 0.5]

สำหรับการวิเคราะห์ความเพี้ยน เรานำ *s*(*x*) มาใช้ร่วมกับ *c*(*x*) มาสังเคราะห์ *f*<sub>sin</sub>(*x*) จะได้ทั้งหมด และเราคำนวณหา ,กรณี 9SFDR และ THD ของทุกกรณี ได้ผลตามตารางที่ 3.8 และตารางที่ 3.9 ตามลำดับ ผลปรากฏว่ากรณีที่ให้ SFDR สูงสุดคือ *s*(*x*) พร้อมพารามิเตอร์ตาม เกณฑ์ที่ 3 ร่วมกับ *c*(*x*) พร้อมพารามิเตอร์ตามเกณฑ์ที่ 2 และกรณีที่ให้ THD ต่ำสุดก็ได้จากกรณี เดียวกัน เราจึงเลือกกรณีที่ให้ความเพี้ยนต่ำที่สุดมาวิเคราะห์สเปกตรัมได้ตามภาพที่ 3.15 สังเกต ฮาร์โมนิกส์ที่ 11 และ 13 เป็นตัวกำหนด SFDR

ตารางที่ 3.8 SFDR [dBc] จากสัญญาณที่สังเคราะห์โดยใช้วงจรดัดคู่ที่ปรับพารามิเตอร์

c(x)	เกณฑ์ที่ 1	เกณฑ์ที่ 2	เกณฑ์ที่ 3
เกณฑ์ที่ 1	67.7	68.3	56.0
เกณฑ์ที่ 2	67.0	67.2	56.4
เกณฑ์ที่ 3	68.7	68.9	56.3

c(x)	เกณฑ์ที่ 1	เกณฑ์ที่ 2	เกณฑ์ที่ 3
เกณฑ์ที่ 1	0.0612	0.0512	0.2125
เกณฑ์ที่ 2	0.0597	0.0506	0.2109
เกณฑ์ที่ 3	0.0640	0.0495	0.2170

ตารางที่ 3.9 THD [%] จากสัญญาณที่สังเคราะห์โดยใช้วงจรคู่ที่ปรับพารามิเตอร์

 $\begin{array}{c} 0 \\ -20 \\ -40 \\ -60 \\ -80 \\ -100 \\ 1 \\ 5 \\ 9 \\ 13 \\ 17 \\ 21 \\ Harmonics \end{array}$ 

ภาพที่ 3.15 สเปกตรัมของสัญญาณที่สังเคราะห์โดยใช้วงจรดัดคู่ที่ปรับพารามิเตอร์แล้วให้ค่า SFDR สูงสุด

สังเกตได้ชัดเจนว่าการใช้เกณฑ์ที่ 3 ไม่เหมาะสำหรับ c(x) แต่กลับให้ผลดีเมื่อใช้กับ s(x) เราจึงใช้เกณฑ์ ISE ต่ำที่สุดสำหรับ c(x) และเกณฑ์ 3 จุดตัดสำหรับ s(x) สรุปว่าเราจะ เลือกเกณฑ์ทั้งสองสำหรับหาค่าพารามิเตอร์ที่เหมาะสมสุดสำหรับวงจรดัดคู่

#### 3.3.2 เทคนิคการชดเชยเฟสสำหรับวงจรดัดคู่

เทคนิคการชดเชยสำหรับวงจรดัดคู่เป็นอีกวิธีการหนึ่งที่เพิ่มความแม่นยำให้กับวงจรดัดได้, โดยเราจะคำนวณหาค่าที่จะนำมาบวกกับเฟส X ' ก่อนส่งให้ DAC สร้างอินพุตให้กับวงจรดัดคู่ อย่างง่าย แต่ค่าชดเชยนี้สามารถคำนวณบนช่วง x ∈ [0,0.5] เพียงชุดเดียวเท่านั้น ก็สามารถ นำไปใช้ได้กับทั้งวงจรดัดซายน์และโคซายน์ ทั้งนี้ก็เพราะ s(x) และ c(x) ใน (3.23) มีคุณสมบัติ พิเศษ ที่ว่า

$$c^{2}(x) + s^{2}(x) = 1 \tag{3.26}$$

ซึ่งคล้ายกับเอกลักษณ์ตรีโกณ

$$\sin^2\theta + \cos^2\theta = 1 \tag{3.27}$$

เรากำหนดให้ p(x) เป็นฟังก์ชันที่มีค่าอยู่ระหว่าง 0 ถึง 0.5 บนช่วง  $x \in [0, 0.5]$  ที่ทำให้

$$s(p(x)) = \sin\left(\frac{\pi}{2}x\right) \tag{3.28}$$

จากคุณสมบัติใน (3.26) และขอบเขตของ p(x) เรายังคงได้ว่า

$$s^{2}(p(x)) + c^{2}(p(x)) = 1$$
 (3.29)

เราแทนค่า (3.28) ลงใน (3.29) แล้วจะได้ว่า

$$c^{2}(p(x)) = 1 - s^{2}(p(x))$$

$$c^{2}(p(x)) = 1 - \sin^{2}\left(\frac{\pi}{2}x\right) = \cos^{2}\left(\frac{\pi}{2}x\right)$$

$$c(p(x)) = \cos\left(\frac{\pi}{2}x\right)$$
(3.30)

จาก (3.28) และ (3.30) ทำให้เราสามารถส่ง *p*(*x*) เพียงชุดเดียวออกไปให้วงจรดัดทั้งสองแทน *x* เพื่อให้ได้ซายน์และโคซายน์อุดมคติ, เราใช้ *c*(*x*) ใน (3.23) และ (3.30) เพื่อคำนวณ *p*(*x*) และ ได้ผลคือ

$$p(x) = \frac{1}{\sqrt{4 - 2\sqrt{2}}} \sqrt{1 - \cos\left(\frac{\pi}{2}x\right)}$$
(3.31)

ซึ่งค่าของ p(x) ใกล้เคียง x มาก เราจึงสังเคราะห์ p(x) จาก q(x) โดยที่

$$q(x) = p(x) - x \tag{3.32}$$

q(x) แสดงในภาพที่ 3.16 ค่าสูงสุดของ q(x) เท่ากับ 5.024x10<sup>-3</sup> เนื่องจาก q(x) เป็น ฟังก์ชันที่คำนวณได้ยาก เราจึงคำนวณด้วยวิธีเปิดตารางโดยใช้รอม ดังนั้นโครงสร้าง DDFS ที่ใช้ วงจรดัดคู่ที่ชดเชยเฟสจึงเป็นไปตามภาพที่ 3.17



42



เมื่อพิจารณาอัตราส่วนของค่าสูงสุดของ q(x) ต่อค่าสูงสุดของ x (คือ 0.5) เท่ากับ  $\frac{\max[q(x)]}{0.5} = 0.01004 < 2^{-6}$ (3.33)

อัตราส่วนที่ได้น้อยกว่า 2<sup>-6</sup> ดังนั้น เราจึงสามารถควอนไตส์ *q*(*x*) ด้วยจำนวนบิตที่น้อยกว่า จำนวนบิตของ *X* ' อยู่ 6 บิต และทำให้ขนาดของเอาต์พุตรอมจึงเป็น *W* – 9 หมายความว่า QDDFS ที่จะใช้โครงสร้างนี้จะต้องมี *W* ≥10

W	SFDR	ROM size
	[dBc]	[bit]
10	56.7	128
11	60.8	512
12	67.0	1,536

ตารางที่ 3.10 SFDR และขนาดรอม: วงจรดัดคู่และการชดเชยเฟส

การใช้วงจรดัดคู่ทำให้ QDDFS ในภาพที่ 3.17 มีความกระขับสูง (High Compaetness) เพราะใช้ DAC เพียงตัวเดียวก็สามารถใช้สังเคราะห์ทั้งสัญญาณซายน์และโคซายน์ได้ และรอมที่ ใช้ในการชดเชยเฟสก็มีขนาดเล็กเพียง

ROM size=
$$2^{W-3} \times (W-9)$$
 (3.34)

้ส่วนค่า SFDR ในตารางที่ 3.6 ที่ได้จาก QDDFS นี้ถือว่าสูงมากเมื่อเทียบกับความกระชับ

# 3.4 เปรียบเทียบฟังก์ชันที่ใช้ประมาณฟังก์ชันซายน์

เพื่อแสดงให้เห็นประสิทธิภาพการประมาณฟังก์ชันซายน์ของฟังก์ชันวงจรดัดเดี่ยวที่ปรับ พารามิเตอร์ที่ให้ค่า SFDR = 45.10 dBc และฟังก์ชันวงจรดัดคู่ที่ปรับพารามิเตอร์ที่ให้ค่า SFDR = 68.90 dBc เราจะนำไปเปรียบเทียบกับการใช้ฟังก์ชันพหุนามใน [10] และ [20] ซึ่งนำเสนอ วิธีการใช้ฟังก์ชันพหุนามประมาณฟังก์ชันซายน์ให้ได้ค่า SFDR สูงสุด ดังแสดงในตารางที่ 3.11

จำนวนท่อน	กำลังพหุนาม	SFDR [dBc] ใน
	ในแต่ละท่อน	[10], [20]
4	1	48.20
8	1	60.21
16	1	72.25
32	1	84.29
2	2	64.67
4	2	83.49

ตารางที่ 3.11 SFDR ที่ได้จากการใช้ฟังก์ชันพหุนามประมาณฟังก์ชันซายน์

ฟังก์ชันวงจรดัดเดี่ยวถือว่าเป็นการประมาณด้วยจำนวนท่อนเท่ากับ 1 ท่อน จะให้ค่า SFDR น้อยกว่าการประมาณด้วยฟังก์ชันพหุนามกำลัง 1 หรือ Linear interpolation จำนวน 4 ท่อนที่มี SFDR ประมาณ 48 dBc เพียงเล็กน้อย

ส่วนฟังก์ชันวงจรดัดคู่ซึ่งเป็นการประมาณแบบ 2 ท่อน จะให้ค่า SFDR น้อยกว่าการใช้ พหุนามกำลัง 1 จำนวน 16 ท่อน แต่สูงกว่าพหุนามกำลัง 2 จำนวน 2 ท่อน จึงจัดได้ว่าฟังก์ชันวงจร ดัดคู่เป็นการประมาณที่ให้ความแม่นยำสูง เทียบเท่าพหุนามกำลังสอง หรือ กำลัง 1 ที่ใช้จำนวน ท่อนสูง

#### บทที่ 4

#### วงจรดัด

เราได้วิเคราะห์ฟังก์ชันของวงจรดัดซายน์และโคซายน์มาแล้วในบทที่ 3 สำหรับบทนี้จะ อภิปรายการออกแบบวงจรดัดโดยใช้เทคโนโลยีซีมอส พีมอสจะถูกนำใช้เพื่อสร้างฟังก์ชันของวงจร ดัดและวงจรสร้างกระแสอ้างอิง เพราะสามารถกำจัด Body effect ได้ในกระบวนการผลิตที่ใช้สาร กึ่งตัวนำ P-Type เป็นซับสเตรทและสร้างพีมอสใน N-Well, ในขณะที่เอ็นมอสจะถูกใช้เพื่อสะท้อน กระแสจากวงจรหนึ่งไปยังอีกวงจรหนึ่ง, การออกแบบวงจรจะอาศัยสมการที่ได้จากกฏกำลังสอง ของพีมอสเป็นหลัก จากนั้นเราจะจำลองการทำงานด้วยแบบจำลองระดับ 49 ของเทคโนโลยี ซีมอส 0.18 ไมครอนโดยใช้โปรแกรม HSPICE

#### 4.1 กฎกำลังสองของมอส

พิจารณาภาพที่ 4.1 เป็นสัญลักษณ์และการกำหนดทิศทางกระแส-แรงดันอ้างอิงของพี มอส โดยทั่วไปการกำหนดทิศทางกระแส-แรงดันที่เกี่ยวกับพีมอสจะเป็นค่าติดลบ แต่เพื่อความ สะดวกในการวิเคราะห์ฟังก์ชันซึ่งได้จากการทำงานของพีมอส เราจึงกำหนดค่ากระแสของพีมอส ( *I<sub>D</sub>*) เป็นค่าบวกเสมอ และใช้ค่าสัมบูรณ์ของแรงดันขีดเริ่มของพีมอส |*V<sub>TH</sub>*| ในการคำนวณเสมอ



ภาพที่ 4.1 สัญลักษณ์และทิศทางกระแส-แรงดันอ้างอิงของพีมอส

เราสามารถใช้ความสัมพันธ์ที่ง่ายที่สุด ของกระแสกับแรงดันของพีมอสในย่านอิ่มตัว ที่ เรียกว่า กฎกำลังสอง สำหรับคำนวณเป็นแนวทางเพื่อออกแบบวงจร ซึ่งกฎกำลังสองของพีมอสคือ

$$I_{D} = \frac{\mu_{P}C_{ox}(W/L)}{2} (V_{SG} - |V_{TH}|)^{2}$$
(4.1)

เมื่อ (W/L) คือสัดส่วนของความกว้างต่อความยาวของช่องทางนำกระแสในพีมอส (Aspect ratio) ซึ่งต่อไปจะเรียกสั้นๆ ว่า "สัดส่วน" , กระแสจะแปรผันตรงกับกำลังสองของ "แรงดันขับ" (Overdrive voltage) ซึ่งแรงดันขับคือส่วนที่  $V_{sG}$  มากเกินกว่าแรงดันขีดเริ่ม คำนวณได้จาก

$$V_{OD} = V_{SG} - \left| V_{TH} \right| \tag{4.2}$$

ทำให้เราสามารถเขียนกฎกำลังสองในรูปแรงดันขับได้เป็น

$$I_{D} = \frac{\mu_{P} C_{ox} \left( W/L \right)}{2} V_{OD}^{2}$$
(4.3)

พฤติกรรมของพีมอสจริงจะแตกต่างไปจากกฎกำลังสอง โดยเฉพาะพีมอสที่มี *L* สั้น (Short Channel Transistor) สมการที่ใกล้เคียงพฤติกรรมของพีมอสที่มี *L* สั้นมากกว่ากฎกำลัง สองได้แก่

$$I_D = \frac{\mu_P C_{ox} \left( W/L \right)}{2} \left( V_{SG} - \left| V_{TH} \right| \right)^2 \times \left( 1 + \lambda \right) V_{SD}$$

$$\tag{4.4}$$

เมื่อ  $\lambda$  คือ สัมประสิทธ์ Channel length modulation ซึ่งมีค่าประมาณ [18]

$$\lambda = \Delta L / L \tag{4.5}$$

เมื่อ  $\Delta L$  คือความยาวของช่องทางนำกระแสที่ลดลงเมื่อพีมอสเข้าสู่สภาวะอิ่มตัว, จาก (4.4) จะ เห็นได้ว่าปริมาณกระแสได้รับผลจาก  $V_{SD}$  ซึ่งจะมีค่าเปลี่ยนไปตามโหลดของแต่ละวงจร ทำให้เรา ไม่สามารถควบคุมปริมาณกระแสให้อิสระจากโหลดได้อย่างแท้จริง แต่เมื่อพิจารณา (4.5) เรา สามารถเลือกใช้มอสที่มีค่า L สูงๆ เพื่อลด  $\lambda$  ให้มีค่าน้อยจนไม่มีนัยสำคัญ พีมอสที่มี L มากจะ มีพฤติกรรมใกล้เคียงกฏกำลังสองมากขึ้น เราจะเรียกมอสที่ประพฤติตัวตามกฏกำลังสองว่า "มอส อุดมคติ" และจะใช้มอสอุดมคติเป็นฐานในการอนุพันธ์สมการและฟังก์ชันของวงจรดัดต่อไป

กฏกำลังสองใน (4.1) มีพารามิเตอร์ของขบวนการผลิตอยู่ 3 ตัวได้แก่  $\mu_P$ ,  $C_{ox}$ , และ  $V_{TH}$  นอกจากจะขึ้นอยู่กับกระบวนการผลิตแล้ว  $\mu_P$  และ  $V_{TH}$  ยังขึ้นกับอุณหภูมิอีกด้วย ดังนั้น การออกแบบวงจรให้เป็นอิสระจากพารามิเตอร์ทั้งสามนี้ จะช่วยให้วงจรดัดทนทานต่อการ เปลี่ยนแปลงของอุณหภูมิได้ดีขึ้น, การออกแบบวงจรในหัวข้อต่อไป จึงใช้เทคนิคเพื่อชดเซย  $|V_{TH}|$  และหักล้าง  $\mu_P C_{ox}$ , เนื่องจาก  $|V_{TH}|$  ของพีมอสแต่ละตัวมีค่าขึ้นอยู่กับ ความต่างศักย์ระหว่างขั้ว บอดีกับซอร์ส  $V_{Bulk-S}$  เรียกว่า Body effect ดังนั้นเราจึงต่อขั้วทั้งสองเข้าด้วยกัน ดังแสดงด้วย เส้นประในภาพที่ 4.1 เพื่อให้  $V_{Bulk-S}$  มีค่าเป็นศูนย์ ซึ่งเทคนิคนี้สามารถกระทำได้ในกระบวนการ ผลิตแบบ N-well เพราะเราสามารถสร้าง N-well สำหรับพีมอสแต่ละตัวแยกันได้, ด้วยเหตุนี้เราจึง อนุมานได้ว่าพีมอสทุกตัวในวงจรมีแรงดันซีดเริ่มเท่ากัน และนำไปสู่การออกแบบวงจรสร้างกระแส เพื่อชดเซยแรงดันขีดเริ่ม

วงจรในภาพที่ 4.2 (ซ้าย) เป็นวงจรสะท้อนกระแสโดยใช้เอ็นมอส จากการต่อขั้วเกตของ เอ็นมอสทั้งสองเข้าด้วยกันทำให้แรงดันขับมีค่าเท่ากัน จากกฏกำลังสองจึงสรุปได้ว่า อัตราส่วน ของกระแสสองฝั่งจะเท่ากับอัตราส่วนของสัดส่วนของเอ็นมอส

$$\frac{I_0}{I_1} = \frac{(W/L)_0}{(W/L)_1}$$
(4.6)

กระแสจากฝั่ง M1 จะถูกคัดลอกไปยังฝั่ง M0 ด้วยสัดส่วนใน (4.5) ความผิดพลาดของการคัดลอก กระแสก็เกิดมากจากความไม่เป็นอุดมคิตของเอ็นมอส เราจึงเลือกใช้เอ็นมอสที่มี *L* สูงๆ เพื่อให้ เอ็นมอสใกล้เคียงอุดมคติมากขึ้น, ถ้าต้องการความแม่นยำสูงในการคัดลอกระแส เราสามารถ เลือกใช้โครงสร้าง Cascode current mirror ในภาพที่ 4.2 (ขวา) ได้ ซึ่งในโครงสร้างนี้จะให้แรงดัน ที่ขั้วเดรนของ M0 และ M1 ใกล้เคียงกันส่งผลให้การคัดลอกกระแสผิดพลาดน้อยลง แต่ทว่า โครงสร้างนี้ก็ต้องการแรงดันสูงมากขึ้นด้วย



ภาพที่ 4.2 วงจรสะท้อนกระแสที่ใช้เอ็นมอส (ซ้าย) แบบปกติ (ขวา) แบบ Cascode

# 4.2 วงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม

เพื่อออกแบบวงจรดัดให้อิสระจากแรงดันขีดเริ่ม เราได้ออกแบบวงจรเพื่อสร้างกระแส I<sub>TH</sub> ที่สามารถชดเซยแรงดันขีดเริ่มได้ตามภาพที่ 4.3



ภาพที่ 4.3 วงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม

พิจารณาภาพที่ 4.3 เอ็นมอส M5N, M6N ถูกออกแบบให้สะท้อนกระแส I<sub>TH</sub> จากฝั่ง M6 ไปยัง M5 ด้วยอัตราส่วนหนึ่งต่อหนึ่ง

$$\left(W/L\right)_{5N} = \left(W/L\right)_{6N} \tag{4.7}$$

ดังนั้นกระแสที่ผ่าน M5P, M5, และ M6 จึงเท่ากับ I<sub>TH</sub> ทั้งหมด, เมื่อเราเลือกสัดส่วนของพีมอสทั้ง สามให้สัมพันธ์กันดังนี้

$$(W/L)_{5P} = (W/L)_5 = 4(W/L)_6$$
 (4.8)

้จากกฎกำลังสองใน (4.3) ทำให้เราได้ความสัมพันธ์ของแรงดันขับของพีมอสทั้งสามเป็น

$$V_{OD5P} = V_{OD5} = V_{OD6} / 2 \tag{4.9}$$

ต่อไปเราอาศัย KVL พิจารณาศักย์ระหว่างโหนด A กับ  $V_{\scriptscriptstyle DD}\,$ จะได้

$$V_{OD5P} + |V_{TH}| + V_{OD5} + |V_{TH}| = V_{OD6} + |V_{TH}| + I_{TH}R$$
(4.10)

เมื่อน้ำ (4.9) มาแทนใน (4.10) จะได้ค่ากระแสเป็น

$$I_{TH} = \frac{\left|V_{TH}\right|}{R} \tag{4.11}$$

กระแส  $I_{TH}$  ที่ได้นี้จะแปรผันตรงกับ  $\left|V_{TH}\right|$  เราสามารถคัดลอกกระแสนี้ไปใช้เพื่อชดเชย แรงดันขีดเริ่มได้โดยนำไปผ่านตัวต้านทานค่า R และจะได้แรงดันตกคร่อมมีค่าเท่ากับแรงดันขีด เริ่มของพีมอส  $\left|V_{TH}\right|$ 

การได้มาซึ่ง (4.11) อาศัยกฎกำลังสองของมอสในย่านอิ่มตัวเป็นสมมติฐานต้น ดังนั้นการ จัดไบอัสให้มอสทุกตัวอยู่ในย่านอิ่มตัวจึงเป็นเงื่อนไขที่จำเป็น, สังเกต M5P, M5, และ M6N จะอยู่ ในย่านอิ่มตัวอยู่แล้วเพราะต่อขั้วเดรนกับขั้วเกตเข้าด้วยกัน จะได้ว่า

$$V_{SG} = V_{SD} \Longrightarrow V_{SD} > \left(V_{SG} - \left|V_{TH}\right|\right) \tag{4.12}$$

ซึ่งเป็นเงื่อนไขการอิ่มตัวของมอส, เพื่อให้ M6 และ M5N อยู่ในย่านอิ่มตัวด้วย เราต้องจัดวงจรให้ ศักย์ที่โหนด A สูงกว่าโหนด B หรือ ต่ำกว่าได้แต่ผลต่างต้องไม่เกิน  $\left|V_{_{T\!H}}
ight|$  กล่าวคือ

$$V_A - V_B > - |V_{TH}|$$

เพื่อการันตีการอิ่มตัวสำหรับทุกค่า  $V_{ au H}$  ที่เปลี่ยนตามอุณหภูมิ เราจึงเลือกเงื่อนไข

$$V_A \ge V_B \tag{4.13}$$

ซึ่งแน่นอนกว่าสำหรับการการันตีการอิ่มตัวของ M6 และ M5N, สังเกตถ้าเราจัดให้  $V_{\scriptscriptstyle A}$  ใกล้เคียง กับ  $V_{\scriptscriptstyle B}$  จะช่วยลดความผิดพลาดของการสะท้อนกระแสของเอ็นมอสด้วย

เมื่ออุณหภูมิสูงขึ้น  $\mu_P$  จะลดลงด้วยออร์เดอร์ประมาณ 3/2 [21] ซึ่งจะลดลงมากกว่า แรงดันขีดเริ่มที่ลดลงด้วยออร์เดอร์ 1 เป็นเหตุให้  $V_{OD6}$  จะต้องมีค่ามากขึ้นเพื่อชดเชยการลดลง ของ  $\mu_P$  ที่ลดลงด้วยอัตราที่มากกว่าอัตราการลดของ  $|V_{TH}|$ , เนื่องจากศักย์ที่โหนด A มีค่าเป็น  $V_{DD} - 2|V_{TH}| - V_{OD6}$ ,  $V_A$  จึงมีแน้วโน้มลดลงเมื่ออุณหภูมิสูงขึ้น ด้วยเหตุผลทำนองเดียวกัน  $V_B$ จะมีค่าเพิ่มขึ้นตามอุณหภูมิ ดังแสดงในภาพที่ 4.4



ภาพที่ 4.4 แนวโน้มศักย์ในวงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม เมื่ออุณหภูมิเปลี่ยน

ต่อไปเราจะพิจารณาในกรณีที่อุณหภูมิสูงขึ้น เพื่อไม่ให้ V<sub>oD6</sub> มีค่าเพิ่มขึ้นมากเกินไป เรา จึงเลือกใช้ R ที่มีค่าสูง เป็นผลให้ I<sub>TH</sub> ที่สร้างขึ้นมากมีค่าน้อย, ด้วยปริมาณกระแสที่น้อย แรงดัน ขับที่ต้องการจึงไม่มาก และทำให้ปริมาณที่เพิ่มขึ้นของแรงดันขับน้อยตามไปด้วย, ด้วยเหตุผล เดียวกันปริมาณที่เพิ่มขึ้นของ V<sub>B</sub> ก็จะไม่มาก, นอกจากนี้การเลือกใช้มอสขนาดใหญ่ก็เป็นอีก ปัจจัยหนึ่งที่ทำให้แรงดันขับไม่มากเช่นกัน และช่วยให้เรารักษาเงื่อนไข (4.13) ได้ตลอดช่วง อุณหภูมิการใช้งานได้

MOS	(W/L)
IVIO 3	$[\mu m/\mu m]$
M5, M5P	28.800/7.2000
M6	7.2000/7.2000
NMOS ทุกตัว	0.9000/7.2000

ตารางที่ 4.1 สัดส่วนของมอสวงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม

เราสังเคราะห์วงจรภาพที่ 4.3 โดยใช้แรงดันซัพพลาย  $V_{DD} = 3.3 \text{ V}$  เราเลือกใช้มอสที่มี สัดส่วนตามตารางที่ 4.1 ซึ่งคำนวณมาจาก (4.8) และทดลองเลือกใช้ค่า R สี่ค่าคือ 20, 40,60, และ 80 k $\Omega$ , ผลการจำลองการทำงานในช่วงอุณหภูมิ 0–100 °C แสดงในภาพที่ 4.5, สังเกตได้ ว่าช่วงว่างแรงดัน  $V_{AB}$  มีค่าลดลงเมื่ออุณหภูมิสูงขึ้นตามที่คาดการณ์, เมื่อเลือกใช้ R ค่ามากจะ ช่วยให้ได้ช่วงแรงดัน  $V_{AB}$  ที่กว้างกว่าซึ่งการันตีการันการอิ่มตัวของ M6 และ M5N ได้ดี สังเกตใน กรณี  $R = 20 \text{ k}\Omega$  จะทำให้เงื่อนไข (4.13) ไม่เป็นจริงที่อุณหภูมิสูงกว่า 55 °C, ส่วนแรงดันที่ตก คร่อมตัวต้านทาน (กราฟสีน้ำเงินเข้ม) มีค่าใกล้เคียงกันทุกค่า R และลดลงเมื่ออุณหภูมิสูงขึ้น อย่างเป็นเชิงเส้น ซึ่งเป็นพฤติกรรมของแรงดันขีดเริ่ม



ภาพที่ 4.5 ผลการจำลองการทำงานของวงจรสร้างกระแสซดเซยแรงดันขีดเริ่ม

ถ้าเราเลือก R ค่ามากเกินไปจะทำให้  $V_{_{DS}}$  ของ M5N และ M6N ต่างกันมาก เป็นผลให้ การคัดลอกกระแสผิดพลาดมากขึ้น ดังนั้นเราควรเลือก R ที่มีค่าน้อยแต่สามารถการรันตีเงื่อนไข การอิ่มตัวได้ ในที่นี้เราจึงเลือกใช้ค่า  $R = 40 \ \mathrm{k}\Omega$  สำหรับวงจรสร้างกระแสชดเชยแรงดันขีดเริ่ม

#### วงจรสร้างกระแสอ้างอิง 4.3



ภาพที่ 4.6 วงจรหลักของวงจรสร้างกระแสอ้างอิง

เราได้ประดิษฐ์วงจรเพื่อสร้างกระแสอ้างอิง  $I_{\scriptscriptstyle REF}$  สำหรับ DAC, การที่ DAC ใช้  $I_{\scriptscriptstyle REF}$ สังเคราะห์สัญญาณไปป้อนแก่วงจรดัด จะสามารถหักล้างผลของ  $\mu_P C_{ox}$  ที่เอาต์พุตของวงจรดัด ใด้, วงจรหลักของวงจรดังสร้างกระแสอ้างอิงแสดงในภาพที่ 4.6 เราเลือกสัดส่วนพีมอสและเอ็น มอส ให้เป็นไปตามเงื่อนไข

$$(W/L)_{\tau} = (W/L)_{s} \tag{4.14}$$

และ

 $(W/L)_7 = (W/L)_8$  $(W/L)_{7N} = (W/L)_{8N}$ (4.15)

กระแสที่ผ่าน M7 และ M8 จึงเท่ากับ I<sub>REF</sub> และสัดส่วนของพีมอสเท่ากัน เราจึงได้

$$V_{OD7} = V_{OD8} \tag{4.16}$$

เมื่ออาศัย KVL พิจารณาวงรอบแรงดันส่วนบนของวงจร และ (4.16) จะได้ว่าแรงดันตกคร่อมตัว ้ต้านทานเท่ากับ V และคำนวณกระแสได้เป็น

$$I_{REF} = \frac{V}{R}$$



ภาพที่ 4.7 เพิ่มส่วนสร้างสภาพเปิดวงจรเสมือนของวงจรสร้างกระแสอ้างอิง

ต่อไปเราเพิ่มมอสเข้าไปอีก 3 ตัว เพื่อคัดลอกกระแส I<sub>REF</sub> แล้วนำไปป้อนเข้าที่ขั้วซอร์ส ของ M7 ดังแสดงในภาพที่ 4.7, เป็นผลให้กระแสไม่ให้ไหลจากขั้วลบของ V เข้ามาสู่ส่วนหลักของ วงจรได้ เป็นการสร้างสภาพเปิดวงจรเสมือน, การคัดลอกกระแสเพื่อสร้างสภาพเปิดวงจรเสมือนนี้ เราต้องเลือกสัดส่วนมอสตามเงื่อนไข

$$(W/L)_9 = (W/L)_{10}$$
 (4.17)

และ

$$(W/L)_{9N} = (W/L)_{8N}$$
 (4.18)

วงจรสมบูรณ์ของวงจรสร้างกระแสอ้างอิงแสดงในภาพที่ 4.8 ใช้ต้นกระแส I<sub>0</sub> เป็นอินพุต ต้นกระแส I<sub>0</sub> นี้จะใช้ไบอัสวงจรดัดและเป็นตัวกำหนดแอมพลิจูดของสัญญาณที่สังเคราะห์ด้วย, I<sub>0</sub> ถูกป้อนผ่าน M0 ที่ต่อขั้วเกตเข้าขั้วเดรนไว้ จึงการันตีได้ว่า M0 อิ่มตัว, กระแสที่ผ่าน M0 มา จากต้นกระแส I<sub>0</sub> เท่านั้น เพราะไม่มีกระแสไหลจาก M0 ไปยัง M7 เนื่องด้วยสภาพเปิดวงจร เสมือน ดังนั้นตามกฏกำลังสองแล้วแรงดันขับของ M0 จึงมีค่าเป็น

$$V_{OD0} = \sqrt{\frac{2I_0}{\mu_P C_{ox} (W/L)_0}}$$
(4.19)

จากวงจรหลักในภาพที่ 4.6 เราจะได้แรงดันที่ตกคร่อมตัวต้านทานเท่ากับ  $V_{OD0}$  + $\left|V_{TH}
ight|$  และ คำนวณกระแสที่ไหลผ่านตัวต้านทานได้เป็น

$$I_{R} = \frac{V_{OD0} + |V_{TH}|}{R}$$
(4.20)

จากนั้นเราใช้ M8T คัดลอกกระแส I<sub>TH</sub> มาดึงกระแสจากตัวต้านทานด้วย, เมื่ออาศัย KCL ที่โหนด G เราจะได้ว่า

$$I_{REF} = I_R - I_{TH} \tag{4.21}$$

เราใช้ (4.11) มาช่วยแก้สมการ (4.19) ถึง (4.21) จะได้ความสัมพันธ์ของกระแสเป็น

$$I_{REF} = \frac{1}{R} \sqrt{\frac{2I_0}{\mu_P C_{ox} (W/L)_0}}$$
(4.22)



สุดท้ายเราได้ I<sub>REF</sub> ใน (4.22) ไปใช้เป็นกระแสอ้างอิงของ DAC, สังเกตได้ว่าค่าของ I<sub>REF</sub> ยังขึ้นกับ µ<sub>P</sub>C<sub>ox</sub> แต่จะถูกหักล้างออกไปภายหลัง เช่นเดียวกับค่า R ก็จะถูกหักล้างออกไป ด้วยเช่นกัน ดังนั้นผลของตัวต้านทานมีค่าแปรตามอุณหภูมิก็จะถูกหักล้างออกไปด้วยเช่นกัน, ส่วน

ต้นกระแส I<sub>0</sub> เราตั้งสมมติฐานว่าเป็นอินพุตที่มีค่าคงที่และไม่ขึ้นกับอุณหภูมิ เมื่อพิจารณาวงจรหลักของวงจรสร้างกระแสอ้างอิงในภาพที่ 4.6 จะคล้ายคลึงกับวงจร สร้างกระแสชดเชยแรงดันขีดเริ่ม ดังนั้นเราจึงเลือกใช้เงื่อนไข

$$V_C > V_D \tag{4.23}$$

เพื่อการันตี M8 และ M7N ให้อยู่ในย่านอิ่มตัว, แต่ทว่าเมื่ออุณหภูมิเพิ่มขึ้น ศักย์ที่โหนด D จะ ลดลงด้วยอัตราที่มากกว่าเมื่อเทียบกับอัตราการลดลงของศักย์ที่โหนด B เพราะกระแสที่ผ่าน M8 คือ  $I_{REF}$  ตาม (4.22) ซึ่งเห็นได้อย่างชัดเจนว่ามีค่าเพิ่มขึ้นตามอุณหภูมิ ในขณะที่กระแสที่ไหล ผ่าน M6 คือ  $I_{TH}$  ซึ่งจะมีค่าลดลง ดังนั้น  $V_{OD8}$  จะต้องเพิ่มขึ้นอย่างมากเพื่อชดเชยทั้งค่า  $\mu_P$  ของ ตัวมันเองที่ลดลง และต้องผ่าน  $I_{REF}$  ที่เพิ่มขึ้นด้วย, ดังนั้นในการสังเคราะห์วงจรเราต้องเลือกให้ ความต่างศักย์  $V_{CD}$  ที่อุณหภูมิปกติให้มีค่ามากพอ เพื่อพยามยามรักษาเงื่อนไข (4.23) เมื่อ อุณหภูมิสูงขึ้น

ในการสังเคราะห์วงจรสร้างกระแสอ้างอิงในภาพที่ 4.8 เราเลือกใช้ค่าความต้านทาน *R* เท่ากับ 40 kΩ ทั้งสองตัว, นอกจากนี้การเลือกใช้ M10 ที่มีขนาดใหญ่ทำให้ *V<sub>oD10</sub>* มีค่าไม่มาก

53

เป็นผลให้ M10 เข้าสู่การอิ่มตัวได้ง่าย, สัดส่วนของมอสที่เลือกใช้แสดงในตารางที่ 4.2 และใช้ กระแสอินพุด  $I_0=\!10\;\mu\mathrm{A}$  โดยมี  $V_{DD}=\!3.3\;\mathrm{V}$ 

MOS	(W/L) [ μm/μm ]
M0, M5, M5P	28.800/7.2000
M6, M7, M8	7.2000/7.2000
M9, M10	28.800/7.2000
NMOS ทุกตัว	0.9000/7.2000

ตารางที่ 4.2 สัดส่วนของมอสในวงจรสร้างกระแสอ้างอิง

ผลการจำลองการทำงานของวงจรสร้างกระแสอ้างอิงแสดงในภาพที่ 4.9, ในรูปบนจะเห็น ว่า  $V_F > V_E$  จึงสรุปได้ว่า M10 อิ่มตัวตลอดช่วงอุณหภูมิ, ส่วน  $V_E$  มากกว่า  $V_G$  เล็กน้อย ซึ่งตาม หลักการแล้วจะต้องเท่ากัน สังเกตในช่วงอุณหภูมิต่ำ ความต่างระหว่าง  $V_E$  กับ  $V_G$  จะมีค่า มากกว่าช่วงอุณหภูมิสูง ทั้งนี้เพราะในช่วงอุณหภูมิต่ำ (ดูรูปกลาง)  $V_C$  จะต่างจาก  $V_D$  มากทำให้ การคัดลอกกระแสผิดพลาด จึงส่งผลต่อ  $V_E$  ไม่ให้เท่ากับ  $V_G$ , พิจารณารูปล่าง เป็นการวัดกระแส ของพีมอส (กราฟจึงเป็นเลขลบ) M0, M6, และ M8, กระแส  $I_6$  คือกระแสซดเซยแรงดันขีดเริ่มจึง ลดลงอย่างเป็นเชิงเส้นเมื่ออุณหภูมิสูง ส่วน  $I_8$  คือกระแสอ้างอิง  $I_{REF}$  จะเพิ่มขึ้นตามอุณหภูมิ ด้วยอัตราที่มากกว่าอัตราการลดลงของ  $I_{TH}$  ตามคาดการณ์, สังเกตกราฟสีน้ำเงิน  $I_0$  คือกระแส ที่ผ่าน M0 ซึ่งควรจะเท่ากับต้นกระแส 10 $\mu$ A แต่กลับมีค่าประมาณ 9.95 $\mu$ A ถือว่ามีความ ผิดพลาดคิดเป็นร้อยละ 0.5 เนื่องการชดเซย  $I_{REF}$  ของ M9 และ M10 มากเกินไป ซึ่งก็มีต้นเหตุมา จากความผิดพลาดของการคัดลอกกระแส



# 4.4 วงจรดัดเดี่ยว

วงจรดัดเดี่ยว คือ การใช้วงจรดัดซายน์เพียงวงจรเดียวมาประมาณฟังก์ชันซายน์ทั้งซีก บวกและลบ วงจรที่เรานำมาใช้เป็นวงจรดัดซายน์ก็คือวงจรขยายผลต่าง (Differential Amplifier) ซึ่งปกติมีฟังก์ชันใกล้เคียงซายน์อุดมคติอยู่แล้ว



ภาพที่ 4.10 วงจรขยายผลต่าง

#### 4.4.1 วงจรดัดเดี่ยวอย่างง่าย

พิจารณาวงจรขยายผลต่างในภาพที่ 4.10, อินพุตของวงจรอยู่ในรูปผลต่างแรงดัน  $v_i$ และเอาต์พุตอยู่ในรูปผลต่างกระแส  $I_s = I_{s+} - I_{s-}$  เรากำหนดให้ M2A และ M2B เหมือนกันทุก ประการและมีสัดส่วนเป็น  $(W/L)_2$  และมีต้นกระแส  $I_{ss}$  ทำหน้าที่ไบอัสวงจร ดังนั้น ความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตจึงเขียนได้เป็น [22]

$$I_{S} = \begin{cases} I_{SS} & ;v_{i} > V_{BS} \\ I_{SS} \cdot v_{i} \sqrt{\frac{4I_{SS}}{\mu_{P}C_{ox}(W/L)_{2}} - v_{i}^{2}} & ;-V_{BS} \le v_{i} \le V_{BS} \\ -I_{SS} & ;v_{i} < -V_{BS} \end{cases}$$
(4.24)

เมื่อ

กราฟของความสัมพันธ์แสดงในภาพที่ 4.11 (ซ้าย) สังเกตในบริเวณใกล้จุดกำเนิดกราฟมีความชัน สูงและเกือบเป็นเชิงเส้น เมื่อห่างจากจุดกำเนิดออกไป ค่าฟังก์ชันเพิ่มขึ้นแต่ความชันลดลง จนกระทั่งความชันเป็นศูนย์ ณ จุดที่ค่าฟังก์ชันมีค่าสูงสุดเท่ากับ I<sub>ss</sub> และเข้าช่วงอิ่มตัว, ช่วงอิ่มตัว คือช่วงที่กระแสเอาต์พุตจะไม่เพิ่มขึ้นแม้ว่าแรงดันอินพุตจะเพิ่มขึ้น, จะเห็นได้ว่ากราฟในช่วงไม่ อิ่มตัวมีลักษณะคล้ายฟังก์ชันซายน์ เมื่อเราป้อน v<sub>i</sub> เป็นรูปคลื่นสามเหลี่ยมที่มีค่าอยู่ในช่วง [-V<sub>max</sub>,+V<sub>max</sub>] โดยที่ V<sub>max</sub> =V<sub>BS</sub> จะได้กระแสเอาต์พุตที่มีรูปคลื่นที่แสดงในภาพที่ 4.11 (ขวา)

 $V_{BS} = \sqrt{\frac{2I_{SS}}{\mu_P C_{ax} (W/L)_2}}$ 



ภาพที่ 4.11 (ซ้าย) ฟังก์ชันของวงจรขยายผลต่าง (ขวา) รูปคลื่นคล้ายซายน์

ต่อไปเราจะพิจารณาผลจากอุณหภูมิที่กระทบต่อความสัมพันธ์ใน (4.24) ผ่าน  $\mu_P$  โดย สมมติให้  $I_{ss}$  คงที่ กราฟของฟังก์ชันจะเปลี่ยนตาม  $\mu_P$  ดังแสดงในภาพที่ 4.12 ซ้าย, เมื่อ อุณหภูมิเพิ่มขึ้นหรือลดลงเป็นผลให้  $V_{Bs}$  เปลี่ยนแปลง เพราะ  $V_{Bs}$ ใน (4.25) ขึ้นอยู่กับ  $\mu_P$  แต่

(4.25)

แรงดันอินพุตยังอยู่ในช่วง [–V<sub>max</sub>,+V<sub>max</sub>] เดิม แล้วเราจะได้กราฟที่มีลักษณะตามภาพที่ 4.12 ขวา



ภาพที่ 4.12 ผลของอุณหภูมิผ่าน  $\mu_{\scriptscriptstyle P}$  (ซ้าย) ฟังก์ชันวงจรขยายผลต่าง (ขวา) รูปคลื่นคล้ายซายน์

พิจารณาภาพที่ 4.12 เมื่อป้อนแรงดันอินพุตในช่วง  $V_{\rm max}$  เท่าเดิม ในขณะที่  $V_{BS}$ เปลี่ยนไป ทำให้รูปคลื่นที่ได้เปลี่ยนไปเพราะเงื่อนไข  $V_{BS} = V_{\rm max}$  ถูกทำลายลง, จึงเห็นได้ว่าการใช้ วงจรขยายผลต่างที่มี  $I_{SS}$  คงที่และมีช่วงอินพุต  $V_{\rm max}$  คงที่ไม่สามารถให้รูปคลื่นที่ทนทานต่อ อุณหภูมิได้, เราจึงปรับปรุงวงจรขยายผลต่างให้เป็นวงจรในภาพที่ 4.13 กำหนดให้ M1 มีสัดส่วน เท่ากับ M2A, M2B กล่าวคือ  $(W/L)_1 = (W/L)_2$ , M1 ทำหน้าที่สร้างกระแส  $I_{SS}$  เพื่อไบอัสวงจร โดยป้อนแรงดันขับให้ M1 มีค่าเป็น

$$V_{OD1} = V_{\text{max}} \tag{4.26}$$

ซึ่งจะได้กระแส I<sub>ss</sub> เท่ากับ

$$I_{SS} = \frac{\mu_P C_{ox} \left( W/L \right)_2}{2} \cdot V_{\text{max}}^2$$
(4.27)

เมื่อน้ำ (4.27) ไปแทนใน (4.25) เราจะได้เงื่อนไข

$$V_{BS} = V_{\max} \tag{4.28}$$

สำหรับทุกค่า μ<sub>P</sub>C<sub>ox</sub> นั่นหมายความว่าสมการใน (4.24) จะมีเพียงแค่ช่วงไม่อิ่มตัวเท่านั้น และ สามารถจัดรูปใหม่ได้เป็น

$$I_{S} = I_{SS} \cdot \left(\frac{v_{i}}{V_{\text{max}}}\right) \sqrt{2 - \left(\frac{v_{i}}{V_{\text{max}}}\right)^{2}}$$
(4.29)

และ ใน (4.29) สังเกตได้ว่ารูปร่างของเอาต์พุต  $I_s$  เป็นอิสระจาก  $\mu_p$  แต่อย่างไรก็ตามแอมพลิจูด ของรูปคลื่นยังคงได้รับผลจาก  $\mu_p$  เพราะใน (4.29) มีตัวคูณเป็น  $I_{ss}$  ซึ่งในกรณีนี้มีค่าขึ้นอยู่กับ  $\mu_P$  ดังแสดงใน (4.27) สรุปแล้ววงจรในภาพที่ 4.13 จะให้รูปคลื่นที่อิสระจาก  $\mu_P$  แต่แอมพลิจูด ยังคงได้รับผลจาก  $\mu_P$  อยู่



ภาพที่ 4.13 วงจรขยายผลต่างที่ใช้พีมอสสร้างกระแสไบอัส



ภาพที่ 4.14 วงจรขยายผลต่างที่ใช้เป็นวงจรดัดเดี่ยวอย่างง่าย

เราปรับปรุงวงจรขยายผลต่างอีกครั้งเป็นวงจรในภาพที่ 4.14 โดยเปลี่ยนการป้อนอินพุต มาเป็นรูปผลต่างกระแสที่รับมาจาก DAC ( $I_{DAC} = I_{DAC+} - I_{DAC-}$ ) มีลักษณะเป็นสามเหลี่ยมดัง ในภาพที่ 4.15 แล้วนำมาผ่านตัวต้านทานสองตัวที่มีค่าเท่ากับ *R* เพื่อแปลงผลต่างกระแสให้เป็น ผลต่างแรงดันสำหรับวงจรขยายผลต่าง, ส่วนกระแสไบอัสจะใช้ M1 คัดลอกกระแส  $I_0$  มากจาก M0, ในวงจรนี้เราเลือกใช้พีมอสที่มีสัดส่วนเท่ากันกันทั้งหมด จึงได้เงื่อนไข

$$(W/L)_0 = (W/L)_1 = (W/L)_2$$
(4.30)

กระแสไบอัสมีค่าคงที่เท่ากับ  $I_0$  ทำให้  $V_{\scriptscriptstyle BS}$  ใน (4.25) เขียนใหม่ได้เป็น

$$V_{BS} = \sqrt{\frac{2I_0}{\mu_P C_{ox} (W/L)_2}}$$
(4.31)

ส่วนต้นกระแส I<sub>CM</sub> ทำหน้าที่สร้างแรงดันคอมมอนโหมดให้กับวงจรขยายผลต่าง จึงไม่ปรากฏใน ฟังก์ชันของวงจร, เนื่องจากผลต่างแรงดันอินพุตที่ปรากฏต่อวงจรขยายผลต่างมีค่าเป็น

$$v_i = R(I_{CM} + I_{DAC+}) - R(I_{CM} + I_{DAC-}) = RI_{DAC}$$
(4.32)

และเราเลือกใช้ I<sub>REF</sub> ใน (4.22) เป็นกระแสอ้างอิงของ DAC และกำหนดให้กระแสเต็มสเกล I<sub>DAC,FS</sub> = I<sub>REF</sub> แล้วเราจึงคำนวณผลต่างแรงดันอินพุตสูงสุดได้เป็น

$$V_{\max} = RI_{DAC,FS} = RI_{REF}$$
(4.33)

เราแทน  $I_{\scriptscriptstyle REF}$  จาก (4.22) ลงใน (4.33) แล้วจะได้ว่า

$$V_{\max} = \sqrt{\frac{2I_0}{\mu_P C_{ox} \left(W/L\right)_0}} \tag{4.34}$$

สังเกต (4.31) และ (4.34) จะเห็นว่า  $V_{BS}$  เท่ากับ  $V_{\max}$  เพราะเงื่อนไข (4.30) ที่ว่า  $\left(W/L\right)_0 = \left(W/L\right)_2$ , เงื่อนไข  $V_{BS} = V_{\max}$  จะนำไปสู่การได้พังก์ชันที่อิสระจาก  $\mu_P$  และเขียน (4.29) ใหม่ได้เป็น

$$I_{S} = I_{0} \cdot \left(\frac{I_{DAC}}{I_{REF}}\right) \sqrt{2 - \left(\frac{I_{DAC}}{I_{REF}}\right)^{2}}$$
(4.35)

จะเห็นได้ว่าในสมการสุดท้ายเราได้แอมพลิจูดเท่ากับ I<sub>0</sub> ซึ่งมีค่าคงที่, เมื่อเรานอมัลไลซ์ (4.35) ด้วย I<sub>0</sub> และกำหนดตัวแปรนอมัลไลซ์

$$x = \frac{I_{DAC}}{I_{DAC,FS}} = \frac{I_{DAC}}{I_{REF}}$$
(4.36)

เราจะเขียน (4.35) ใหม่ได้เป็น

$$\frac{I_s}{I_0} = x\sqrt{2 - x^2} = s(x) \tag{4.37}$$

ซึ่งก็คือพึงก์ชันของวงจรดัดเดี่ยวอย่างง่ายนั่นเอง, สรุปแล้วเพื่อให้ได้วงจรดัดอย่างง่าย เราเลือก สัดส่วน M1, M2 ตาม (4.30) โดยอ้างอิงสัดส่วนของ M0 ในตารางที่ 4.2 เราจะได้สัดส่วนของพี มอสในวงจรดัดอย่างง่ายดังตารางที่ 4.3
MOS	(W/L) [ µm/µm ]	
M0, M1	28.800/7.2000	
M2A, M2B	28.800/7.2000	

ตารางที่ 4.3 สัดส่วนของพีมอสในวงจรดัดเดี่ยวอย่างง่าย



ภาพที่ 4.15 ลักษณะกระแส  $I_{\scriptscriptstyle DAC}$  สำหรับวงจรดัดเดี่ยว

# 4.4.2 วงจรดัดเดี่ยวที่ปรับพารามิเตอร์

สำหรับการออกแบบวงจรดัดเดี่ยวที่ปรับพารามิเตอร์ เรากลับไปพิจารณารูปทั่วไปของ *s*(*x*) ที่ว่า

$$s(x) = \begin{cases} \alpha & ; \beta x > 1 \\ \alpha \cdot (\beta x) \sqrt{2 - (\beta x)^2} & ; -1 \le \beta x \le 1 \\ -\alpha & ; \beta x < -1 \end{cases}$$
(4.38)

เทียบกับฟังก์ชันของวงจรขยายผลต่างใน (4.24), เมื่อพิจารณา ณ จุดอิ่มตัวของฟังก์ชันเราจะได้ ว่า

$$v_{i} = V_{BS}$$

$$\frac{V_{i}}{V_{BS}} = 1$$

$$\frac{V_{max}}{V_{BS}} \frac{V_{i}}{V_{max}} = 1$$

$$\frac{V_{max}}{V_{BS}} \frac{RI_{DAC}}{RI_{REF}} = 1$$

$$\frac{V_{max}}{V_{BS}} x = 1$$
(4.39)

เมื่อเทียบกับจุดอิ่มตัวของ s(x) จะได้ว่า

$$\beta = \frac{V_{\text{max}}}{V_{BS}} \tag{4.40}$$

และเมื่อเทียบในแง่ของแอมพลิจูด หรือ ตัวคูณ จะได้ว่า

$$\alpha = \frac{I_{SS}}{I_0} \tag{4.41}$$

เรายังคงสามารถใช้วงจรในภาพที่ 4.14 เป็นวงจรดัดเดี่ยวที่ปรับพารามิเตอร์ได้เหมือนเดิม แต่ต้องเลือกสัดส่วนของมอสใหม่, เริ่มต้นด้วยการคัดลอกกระแส I<sub>0</sub> ไปเป็น I<sub>ss</sub> ซึ่งจะได้ ค่ากระแสที่ขึ้นอยู่กับสัดส่วนของ M1 และ M0 คือ

$$I_{SS} = \frac{\left(W/L\right)_1}{\left(W/L\right)_0} \cdot I_0 \tag{4.42}$$

จาก (4.41)-(4.42) ทำให้เราได้สัดส่วนของ M1 เป็น

$$\left(W/L\right)_{1} = \alpha \left(W/L\right)_{0} \tag{4.43}$$

เมื่อเราแทน  $I_{\scriptscriptstyle SS}$  ใน (4.42) ลงไปใน (4.25) จะทำให้  $V_{\scriptscriptstyle BS}$  กลายเป็น

$$V_{BS} = \sqrt{\frac{2\frac{(W/L)_{1}}{(W/L)_{0}}I_{0}}{\mu_{P}C_{ox}(W/L)_{2}}} = \sqrt{\frac{2(W/L)_{1}I_{0}}{\mu_{P}C_{ox}(W/L)_{2}(W/L)_{0}}}$$
(4.44)

ส่วนแรงดันอินพุตสูงสุดใน (4.34) ยังคงเท่าเดิม เราใช้สมการ (4.34), (4.40), และ (4.44) จะได้

$$\beta = \sqrt{\frac{1}{(W/L)_0} \cdot \frac{(W/L)_2 (W/L)_0}{(W/L)_1}} = \sqrt{\frac{(W/L)_2}{(W/L)_1}}$$
(4.45)

สุดท้ายเราได้สมการการออกแบบสำหรับ M2 โดยใช้เงื่อนไขใน (4.43) และ (4.45) คือ

$$\left(W/L\right)_2 = \alpha \beta^2 \left(W/L\right)_0 \tag{4.46}$$

สรุปแล้ว เราสามารถสร้างวงจรเดี่ยวที่ปรับพารามิเตอร์ได้ เพียงแค่ปรับสัดส่วนของพีมอส ในวงจรในภาพที่ 4.14 ให้เป็นไปตามสมการ (4.43) และ (4.46) เท่านั้น เราใช้ค่า α,β จากหัวข้อ 3.2.1 และสัดส่วน M0 ในตารางที่ 4.2 แล้วเราจะได้สัดส่วนของพีมอสตามตารางที่ 4.4

MOS	(W/L) [ μm/μm ]	
M0	28.800/7.2000	
M1	28.3950/7.2000	
M2A, M2B	33.5700/7.2000	

ตารางที่ 4.4 สัดส่วนของพีมอสในวงจรดัดเดี่ยวที่ปรับพารามิเตอร์

## 4.5 วงจรดัดคู่

การใช้วงจรดัดคู่ คือการนำวงจรดัดซายน์และวงจรดัดโคซายน์ ไปใช้ประมาณฟังก์ชัน ซายน์และโคซายน์บนช่วง 1/8 คาบ, วงจรขยายผลต่างถูกนำมาใช้เป็นวงจรดัดซายน์เช่นเดิม ส่วน วงจรดัดโคซายน์เราจะใช้วงจรยกกำลังสองด้วยพีมอส

#### 4.5.1 วงจรดัดคู่อย่างง่าย

วงจรดัดคู่อย่างง่าย แสดงในภาพที่ 4.16 ซึ่งเพิ่มเติมจากภาพที่ 4.14 ด้วยการเพิ่ม M3 และ M4 เข้ามาเป็นวงจรดัดโคซายน์, อินพุตของวงจรดัดซายน์คือ I<sub>DAC</sub> ส่วนวงจรดัดโคซายน์ ต้องการ I<sub>DAC</sub> และ I<sub>TH</sub> เพื่อชดเชยแรงดันขีดเริ่มของ M4 ส่วน I<sub>OFF</sub> ต้องการให้มีค่าเป็นศูนย์ สำหรับวงจรดัดคู่อย่างง่ายนี้



ภาพที่ 4.16 วงจรดัดซายน์และวงจรดัดโคซายน์ ที่ใช้เป็นวงจรดัดคู่อย่างง่าย

ลักษณะของ I<sub>DAC</sub> ที่ป้อนให้กับวงจรดัดคู่เป็นไปตามภาพที่ 4.17 ซึ่งแตกต่างจากวงจรดัด เดี่ยว กล่าวคือจะมีเพียงกระแสเดียว มีค่าอยู่ในช่วง [0,I<sub>REF</sub>/2]



ภาพที่ 4.17 ลักษณะกระแส  $I_{\scriptscriptstyle DAC}$  สำหรับวงจรดัดคู่

สำหรับอินพุตของวงจรดัดคู่ เราสร้างผลต่างแรงดันเพื่อขับ M2A, M2B โดยการป้อน กระแส I<sub>DAC</sub> ผ่านตัวต้านทาน แล้วจะได้ผลต่างแรงดันเป็น

$$v_i = R \cdot \left( I_{CM} + I_{DAC} \right) - R \cdot I_{CM} = R \cdot I_{DAC}$$

$$(4.47)$$

และกระแสเต็มสเกลของ DAC จะเป็นครึ่งหนึ่งของกระแสอ้างอิง  $I_{DAC,FS} = I_{REF}/2$  ดังนั้นตัวแปร นอมัลไลซ์ x จะเหลือช่วงเพียงแค่

$$x = \frac{I_{DAC}}{I_{REF}} \in [0, 0.5]$$
(4.48)

กลับไปพิจารณาฟังก์ชันของวงจรดัดคู่อย่างง่ายที่ได้จากบทที่แล้ว

$$s(x) = (ax)\sqrt{2 - (ax)^2}, \quad c(x) = 1 - (ax)^2$$
 (4.49)

เมื่อเทียบกับรูปทั่วไปของ *s*(*x*) ใน (4.38) จะได้ว่า *α* = 1, *β* = *a* เราจึงนำเอาสมการสำหรับเลือก สัดส่วนพีมอสใน (4.43) และ (4.46) ของวงจรเดี่ยวมาใช้ได้เป็น

$$\left(W/L\right)_1 = \left(W/L\right)_0 \tag{4.50}$$

ແລະ 
$$(W/L)_2 = a^2 (W/L)_0$$
 (4.51)

พิจารณาวงจรดัดโคซายน์ที่ประกอบด้วย M3 และ M4 อาศัยการเทียบเคียงเช่นเดียวกับ วงจรดัดซายน์จะได้  $\gamma = 1, \delta = a$  เราจึงเลือก

$$\left(W/L\right)_{3} = \left(W/L\right)_{0} \tag{4.52}$$

$$W/L)_4 = a^2 (W/L)_0$$
 (4.53)

ด้วยการเลือก M3, M4 ตาม (4.52) และ (4.53) นี้จะทำให้ผลต่างกระแส  $I_{\scriptscriptstyle C} = I_{\scriptscriptstyle C^+} - I_{\scriptscriptstyle C^-}$  มีค่าเป็น

(

$$I_{C} = I_{0} - \frac{\mu_{P}C_{ox}(W/L)_{4}}{2} \cdot (RI_{DAC})^{2}$$

$$= I_{0} - a^{2} \frac{\mu_{P}C_{ox}(W/L)_{0}}{2} \cdot (RI_{DAC})^{2}$$

$$= I_{0} - a^{2} \frac{\mu_{P}C_{ox}(W/L)_{0}}{2} \cdot (RI_{REF})^{2} \left(\frac{RI_{DAC}}{RI_{REF}}\right)^{2}$$
(4.54)

และเมื่อแทน  $I_{\scriptscriptstyle REF}$  จาก (4.22) ลงใน (4.54) จะได้

และ

$$I_{C} = I_{0} - a^{2} I_{0} \left( \frac{I_{DAC}}{I_{REF}} \right)^{2}$$
  
=  $I_{0} - a^{2} I_{0} x^{2}$   
=  $I_{0} \left( 1 - (ax)^{2} \right)$  (4.55)

แล้วนอมัลไลซ์ด้วย  $I_0$  จะได้ฟังก์ชันวงจรดัดโคซายน์

$$\frac{I_c}{I_0} = 1 - (ax)^2 = c(x)$$
(4.56)

สรุปแล้วเราเลือกสัดส่วนพีเอ็นในภาพที่ 4.16 ตาม (4.50)-(4.53) ก็จะได้วงจรดัดคู่อย่างง่าย เราใช้ ค่า α,β,γ,δ ที่คำนวณได้จากหัวข้อ 3.3 โดยอ้างอิงสัดส่วน M0 จากตารางที่ 4.2 เราจะได้ สัดส่วนของพีมอสตามตารางที่ 4.5

MOS	(W/L) [ μm/μm ]	
M0	28.800/7.2000	
M1, M3	28.800/7.2000	
M2A, M2B, M4	33.750/7.2000	

ตารางที่ 4.5 สัดส่วนของพีมอสในวงจรดัดคู่อย่างง่าย

#### 4.5.2 วงจรดัดคู่ที่ปรับพารามิเตอร์

วงจรดัดคู่ที่ปรับพารามิเตอร์ก็สามารถใช้วงจรในภาพที่ 4.16 ได้โดยที่ *I<sub>oFF</sub>* ≠ 0, และจาก การออกแบบวงจรคู่อย่างง่ายในหัวข้อ 4.5.1 จะเห็นได้ว่ามีการเลือกสัดส่วนของพีมอสให้ สอดคล้องกับพารามิเตอร์ α,β,γ,δ ดังนั้นวงจรดัดคู่ที่ปรับพารามิเตอร์ก็สามารถทำได้ในทำนอง เดียวกัน แต่สัดส่วนของพีมอสจะเปลี่ยนไปเป็น

$$\left(W/L\right)_1 = \alpha \left(W/L\right)_0 \tag{4.57}$$

$$\left(W/L\right)_2 = \alpha \beta^2 \left(W/L\right)_0 \tag{4.58}$$

$$\left(W/L\right)_{3} = \gamma \left(W/L\right)_{0} \tag{4.59}$$

และ

$$\left(W/L\right)_4 = \gamma \delta^2 \left(W/L\right)_0 \tag{4.60}$$

การสร้างกระแส  $I_{OFF}$  สามารถพิจารณาจากนิยาม  $x = I_{DAC}/I_{REF}$  และเมื่อเราบวก กระแส  $I_{OFF}$  เข้าไปกับ  $I_{DAC}$  จึงเทียบเท่ากับ  $x + \phi = (I_{DAC} + I_{OFF})/I_{REF}$  เราจึงได้

$$I_{OFF} = \phi I_{REF} \tag{4.61}$$

ซึ่งสามารถสร้างได้โดยการคัดลอกกระแส  $I_{REF}$  จากวงจรไบอัสมาในอัตรส่วน  $\phi$  การได้มาซึ่ง ,  $\phi$ ในฟังก์ชันวงจรดัดคู่ที่ปรับพารามิเตอร์จะอาศัยเอ็นมอส M4OFF ทำหน้าที่คัดลอก  $I_{REF}$  จาก M8N ในวงจรสร้างกระแสอ้างอิงในภาพที่ 4.8 เพื่อสร้างกระแส  $I_{OFF}$  ตาม (4.61) สัดส่วนของ M4OFF จึงเป็น

$$\left(W/L\right)_{4OFF} = \phi\left(W/L\right)_{8N} \tag{4.62}$$

สรุปแล้วเราใช้สมการ (4.57)-(4.60) และอ้างอิงสัดส่วน M0 จากตารางที่ 4.2 ก็จะได้สัดส่วนพีมอส ในตารางที่ 4.6 สำหรับเอ็นมอสเราจะใช้ (4.62) และอ้างอิงสัดส่วน M8N จากตารางที่ 4.2 ก็จะได้ สัดส่วน M4OFF

MOS	(W/L)	
	$[\mu m/\mu m]$	
MO	28.800/7.2000	
M1	26.145/7.2000	
M2A, M2B	38.970/7.2000	
M3	28.845/7.2000	
M4	32.445/7.2000	
M4OFF	0.0110/7.2000	

ตารางที่ 4.6 สัดส่วนของพีมอสในวงจรดัดคู่ที่ปรับพารามิเตอร์

#### 4.6 ผลของความผิดพลาดของสัดส่วนมอส

ในกระบวนการผลิต สัดส่วนของมอสที่ได้จริงอาจผิดไปจากสัดส่วนที่ออกแบบไว้ ด้วย สาเหตุทางการปฏิบัติ, สัดส่วนมอสที่ผิดพลาดไป ∆(W/L) นี้จะเป็นเหตุให้ความแม่นยำในการ ประมาณลดลง โดยเฉพาะในวงจรดัดคู่ที่ปรับพารามิเตอร์ซึ่งอาศัยการปรับสัดส่วนของพีมอสเป็น หลักในการสร้างพารามิเตอร์ที่เหมาะสมสุด, จากรูปที่ 3.14 ในบทที่ 3 ฮาร์โมนิกส์ที่ 11 และ 13 ตัว ใดตัวหนึ่งจะเป็นตัวกำหนด SFDR ของวงจรดัดคู่ที่ปรับพารามิเตอร์ ดังนั้น

 $S_n$ 

$$SFDR = 20\log(\min\{s_{11}, s_{13}\})$$
(4.63)

เมื่อ

$$=\frac{b_1}{b_n} \tag{4.64}$$

 $b_n$  คือองค์ประกอบความถี่ฮาร์โมนิกส์ที่ n ซึ่งคำนวณได้จาก

$$b_n = \int_0^{0.5} s(x) \sin\left(n\frac{\pi}{2}x\right) dx + \int_0^{0.5} c(x) \cos\left(n\frac{\pi}{2}x\right) dx$$
(4.65)

จากสมการ (4.57)-(4.60) และ (4.62) แสดงให้เห็นว่า พารามิเตอร์ของฟังก์ชันวงจรดัดสามารถ สร้างได้จากสัดส่วนของมอสต่อไปนี้ M1, M2A, M2B, M3, M4, M4OFF ความผิดพลาดของ สัดส่วนของมอสทั้ง 6 ตัวนี้จึงทำให้ความเพี้ยนมากขึ้น

สำหรับ  $\Deltaig(W/Lig)$  ที่มีค่าน้อยๆ (ร้อยละ 0.1) รอบจุดที่ออกแบบตามตารางที่ 4.6 เรา คำนวณค่า SFDR ที่ลดลงได้เป็น

$$\Delta \text{SFDR} = 20 \frac{\Delta s_n}{s_n} = 20 \sum_{m \in M} a_m \frac{\Delta (W/L)_m}{(W/L)_m}$$
(4.66)

n เท่ากับ 11 หรือ 13 ขึ้นอยู่กับ min $\{s_{11}, s_{13}\}$  ส่วน  $a_m$  คือสัมประสิทธิ์การแปรผันของ  $\Delta(W/L)$  ของมอสแต่ละตัว  $M \in \{1, 2, 3, 4, 40\text{FF}\}$  เนื่องจากสูตร  $s_n$  ที่อยู่ในรูปของ  $(W/L)_m$  มี ความยุ่งยากมาก เราจึงใช้ MATLAB คำนวณ  $a_m$  จากความชันของกราฟ SFDR ที่เปลี่ยนไปตาม  $\Delta(W/L)_m$  และได้ค่าดังแสดงในตารางที่ 4.7 จากค่าสัมประสิทธิ์ที่คำนวณได้ แสดงให้เห็นว่า ความผิดพลาดของสัดส่วนของ M3 มีผลกระทบต่อ SFDR มากที่สุด ในขณะที่สัดส่วนของ M40FF มีผลน้อยมาก

	<i>n</i> =11	n=13
$a_1$	113.9	74.5
<i>a</i> <sub>2</sub>	66.8	-54.7
<i>a</i> <sub>3</sub>	-231.6	197.9
$a_4$	50.7	-68.6
a <sub>40FF</sub>	-2.4	3.4

ตารางที่ 4.7 สัมประสิทธิ์การเปลี่ยนแปลง SFDR ต่อความผิดพลาดของสัดส่วนมอส

เรายังใช้ MATLAB จำลองผลกระทบจากความผิดพลาดของสัดส่วนของมอสในขนาดที่ มากขึ้น (ร้อยละ 1.0) การจำลองนี้ใช้พฤติกรรมของมอสอุดมคติ และได้ผลลัพธ์แสดง ในภาพที่ 4.18 ซึ่งก็ให้ผลเช่นเดียวกับตารางที่ 4.7 คือ ความผิดพลาดในสัดส่วนของ M3 มีผลกระทบมาก ที่สุด รองลงมาคือ M1, M2, และ M4 ในขณะที่ M4OFF มีผลกระทบน้อยมาก อย่างไรก็ตามบน ความผิดพลาดของสัดส่วนในระดับร้อยละ 1.0 นี้ เรายังคงได้ SFDR สูงเกิน 50 dBc ต่อไปเรา จำลองการทำงานด้วยแบบจำลองระดับ 49 จะได้ผลตามภาพที่ 4.19 ซึ่ง SFDR มีแนวโน้มลดลง แต่ส่วนใหญ่ให้ค่า SFDR สูงเกิน 50 dBc เช่นเดียวกับกรณีอุดมคติ



ภาพที่ 4.18 SFDR ที่ลดลงเนื่องจากความผิดพลาดของสัดส่วนของอุดมคติ



ภาพที่ 4.19 ผลการจำลองการทำงานด้วยแบบจำลองระดับ 49 SFDR ที่ลดลงเนื่องจากความผิดพลาดของสัดส่วนของอุดมคติ

# บทที่ 5

# ้ต้นแบบและผลจำลองการทำงานของ DDFS ที่ใช้วงจรดัด

ในบทนี้จะนำเสนอต้นแบบ DDFS ที่ใช้วงจรดัดซึ่งต้นแบบสร้างจากเอฟพีจีเอเป็นฐาน ต้นแบบนี้จะเป็น DDFS ที่ใช้วงจรดัดเดี่ยวที่ชดเซยเฟส ส่วน DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความ ผิดพลาด, วงจรดัดคู่ที่ปรับพารามิเตอร์ และ วงจรคู่ที่ชดเซยเฟส จะจำลองการทำงานโดยใช้ HSPICE1, DDFS ที่นำเสนอนี้ถูกออกแบบให้ทำงานในย่านความถี่ต่ำ เพื่อสามารถนำไปใช้การมอ ดูเลตข้อมูลดิจิตอลแบบ FM ในช่วง Base-band ที่มีแบนด์วิธแคบ 200 kHz ที่สามารถส่งข้อมูล ด้วยอัตราเร็ว 48 kbps

### 5.1 ต้นแบบ DDFS

ต้นแบบ DDFS ที่ใช้วงจรเดี่ยวที่ชดเชยเฟสนี้ ใช้เอฟพีจีเอสร้าง Phase Accumulator และ วงจรประกอบอื่นๆ เพื่อใช้รับค่าควบคุมจากคอมพิวเตอร์ผ่านพอร์ตอนุกรม ตามภาพที่ 5.1



ภาพที่ 5.1 ผังวงจรอย่างง่ายของต้นแบบ DDFS ที่ใช้วงจรดัดเดี่ยวที่ชดเชยเฟส

ข้อมูลจากคอมพิวเตอร์ถูกแปลงจากอนุกรมเป็นขนานสำหรับคอนโทรลเลอร์เพื่อควบคุม ความถี่ โดยส่งค่ากำหนดความถี่ให้กับ Phase Accumulator และปรับเฟสก่อนส่งออกไปให้ DAC ซึ่งใช้ไอซีเบอร์ HI5660 ที่ให้เอาต์พุตเป็นผลต่างกระแส (กระแสซอร์ส) นำกระแส DAC ทั้งสองผ่าน ตัวต้านทาน 50 Ω จะได้ผลต่างแรงดันที่มีค่าอยู่ระหว่าง 1V, จากนั้นนำแรงดันไปขยายและบวก แรงดันคอมมอนโหมดด้วยออพ-แอมป์ ไอซีเบอร์ TLC274CN เพื่อปรับสภาพแรงดันก่อนป้อน ให้กับวงจรดัดซึ่งใช้พีมอสอาร์เรย์ ไอซีเบอร์ ALD1107 ในไอซีเบอร์นี้มีพีมอสสี่ตัว พีมอสสองตัวใช้ สร้างกระแสไบอัส และอีกสองตัวใช้เป็นพีมอสคู่ในวงจรขยายผลต่าง เอาต์พุตในรูปผลต่างกระแส ถูกนำไปผ่านตัวต้านทาน 724  $\Omega$  เพื่อสร้างแรงดันเอาต์พุต  $v_{\rm SIN}$  ความถี่นาฬิกาสำหรับตัวควบคุม ในเอฟพีจีเอเท่ากับ 25 MHz สำหรับความถี่นาฬิกาสำหรับ DDFS จะหารจากความถี่หลัก 32 เท่า เหลือเป็น  $f_{CLK}$  = 781.25 kHz ขนาดของ Phase Accumulator W = 9 บิต ความละเอียดในการ จูดเท่ากับ 1.52588 kHz

ผังวงจรในภาพที่ 5.1 เป็นผังอย่างง่าย ซึ่งลดทอนรายละเอียดลงไปบางส่วน และในวงจร ที่สร้างจริงจะชุดของ Phase Accumulator, DAC, วงจรขยายและ วงจรดัดเดี่ยว สองชุดสำหรับ , สร้างเป็นQDDFS ภาพถ่ายวงจรต้นแบบแสดงในภาพที่ 5.2



ภาพที่ 5.2 ภาพถ่ายต้นแบบ DDFS

เริ่มต้นเราทดลองใช้ DAC สร้างรูปคลื่นสามเหลี่ยมออกมาผ่านวงจรดัดก่อนโดยไม่ชดเซย เฟส จากนั้นวัดแรงดันเอาต์พุตด้วยออสซิลโลสโคปและนำผลการวัดขึ้น PC เพื่อประมวลผลด้วย โปรแกรม MATLAB โดยกรองความถี่สูงออกด้วยวิธีการหาค่าเฉลี่ย จะได้ ฟังก์ชันของวงจรดัด เดี่ยว m(X) ดังแสดงในภาพที่ 5.3 ค่าที่วัดได้อยู่ระหว่าง 4–708 mV เพื่อความสะดวกในการ วิเคราะห์ฟังก์ชันจึงนิยาม f(X) และ s(X) ได้แก่

$$f(X) = 352\sin\left(\frac{\pi}{2}\frac{X+0.5}{128}\right) + 356 \quad ; X \in \{-128, -127, ..., 127\}$$
(5.1)

$$g(X) = 352 \left(\frac{X+0.5}{128}\right) \sqrt{2 - \left(\frac{X+0.5}{128}\right)^2} + 356 \quad ; X \in \{-128, -127, ..., 127\}$$
(5.2)

ซึ่งสมการทั้งสองมีค่าอยู่ในช่วงเดียวกับค่าที่วัดได้ และเนื่องจากสัญญาณอินพุตมีต้นกำเนิดจาก DAC ที่มีความละเอียด 8 จึงนิยามโดเมนต์ของฟังก์ชันด้วยจำนวนเต็มในช่วง–128 ถึง 127



ภาพที่ 5.3 ฟังก์ชันที่ได้จาก f(X) ซายน์อุดมคติ, s(X) วงจรดัดที่ใช้มอสอุดมคติ, m(X)การวัด



ภาพที่ 5.4 ค่าชดเชยเฟสกรณีใช้ s(X) เพื่อประมาณ f(X)



ภาพที่ 5.5 ค่าชดเชยเฟสกรณีใช้ m(X) เพื่อประมาณ f(X)

ภาพที่ 5.6 (บน) เป็นสเปกตรัมของสัญญาณที่ได้จากวงจรดัดโดยไม่มีการชดเซย โดยตั้ง ค่า *F* = 1 จะสังเคราะห์ความถี่เอาต์พุตได้ 1.52588 kHz ฮาร์โมนิกส์ที่ 3 จะแข็งแรงที่สุดแต่มีค่า ต่ำกว่าความถี่หลัก 26.2 dBc ซึ่งกว่ากรณีอุดมคติ (27.0 dBc) เล็กน้อย เมื่อเราชดเซยด้วยค่าใน ภาพที่ 5.4 ซึ่งได้มาจากสมมติฐานที่ว่าพีมอสที่ใช้เป็นพีมอสอุดมคติ แล้วค่า SFDR ที่ได้จะเพิ่มขึ้น เป็น 43.6 dBc ตามภาพที่ 5.6 (ล่างซ้าย) สุดท้ายเราชดเซยด้วยค่าในภาพที่ 5.5 ซึ่งได้มาจากการ วัดสัญญาณที่ได้จากวงจรจริง จะได้ผลตามภาพที่ 5.6 (ล่างขวา) คือค่า SFDR สูงขึ้นเล็กน้อยเป็น 45.6 dBc จึงสรุปได้ว่าการชดเซยเฟส



ภาพที่ 5.6 สเปกตรัมของสัญญาณที่ได้จากวงจรดัดเดี่ยว (บน) กรณีไม่ชดเชยเฟส (ล่าง-ซ้าย) ชดเชยเฟสค่าที่คำนวณจาก s(X) (ล่าง-ขวา) ชดเชยเฟสค่าที่คำนวณจาก m(X)

#### 5.2 ผลจำลองการทำงาน

ในการจำลองการทำงานนี้เราจะใช้จำลอง DAC ระดับ 5 และให้เอาต์พุตแบบอุปกรณ์ อุดมคติ ดังนั้นผลที่ได้จากการจำลองการทำงานจึงไม่รวมความผิดพลาดที่ขึ้นจาก DAC

## 5.2.1 DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด

สำหรับ DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด เราใช้โครงสร้างในภาพที่ 5.7 ส่วน แก้ไขความผิดพลาดเราใช้วงจรขยายผลต่างอีกวงจรหนึ่ง มาต่อร่วมกับวงจรดัดซายน์ดังแสดงใน ภาพที่ 5.8 เราจะเรียกว่า วงจรแก้ไข, การป้อนอินพุตใช้หลักการเดียวกับการป้อนอินพุตให้วงจร ดัดดังกล่าวมาแล้วในบทที่ 4 คือใช้ DAC2 สร้างผลต่างกระแสผ่านตัวต้านทาน, *R*.



ภาพที่ 5.7 DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาดด้วยรอมและวงจรขยายผลต่าง



ภาพที่ 5.8 วงจรดัดเดี่ยวพร้อมวงจรขยายผลต่างสำหรับแก้ไขความผิดพลาด

เมื่อเทียบกับค่ากระแสนอมัลไลซ์ I<sub>0</sub> วงจรแก้ไขจะต้องให้กระแสสูงสุดเท่ากับ I<sub>0</sub> เมื่อ E คือค่าผิดพลาดสูงสุดจากหัวข้อ 3.2.3 ซึ่งมีค่า 0.0096 จะเห็นได้ว่าวงจรแก้ไขจะทำงานในช่วง แคบๆ เราจึงสามารถประมาณฟังก์ชันของวงจรแก้ไขเป็นเชิงเส้นได้ โดยมีอัตราขยาย

$$A = \frac{\partial s(x)}{\partial x} \bigg|_{x=0} = g_m = \sqrt{\mu_P C_{ox} \left( W/L \right)_{2c} I_{0c}}$$
(5.3)

ดังนั้นแรงดันสูงสุดที่วงจรแก้ไขต้องการก็คือ

$$V_{in,\max} = \frac{\varepsilon I_0}{g_m} = \frac{\varepsilon I_0}{\sqrt{\mu_P C_{ox} \left(W/L\right)_{2c} I_{0c}}}$$
(5.4)

และเมื่อแทนค่า  $I_0$  ในรูปของ  $I_{\scriptscriptstyle REF}$  จาก (4.22) และ

$$I_{0c} = \frac{(W/L)_{1c}}{(W/L)_0} I_0$$
(5.5)

แล้วคำนวณหาค่ากระแสเต็มสเกลของ DAC2 จะได้

$$I_{DAC2,FS} = \frac{V_{in,\max}}{R_c}$$

$$= \frac{\varepsilon I_0}{R_c \sqrt{\mu_P C_{ox} (W/L)_{2c} I_{0c}}}$$

$$= \frac{\varepsilon (W/L)_0 R I_{REF}}{\sqrt{2 (W/L)_{2c} (W/L)_{1c}} R_c}$$
(5.6)

$$I_{DAC2,FS} = \frac{\varepsilon \left( W/L \right)_0 R I_{REF}}{\sqrt{2} \left( W/L \right)_c R_c}$$
(5.7)

จาก (5.7) เพื่อไม่ให้ DAC2 มีกระแสเต็มสเกลแตกต่างจาก DAC ตัวหลักมากเกินไป เราควรเลือก ค่า  $(W/L)_c$  และ  $R_c$  ให้น้อยกว่า  $(W/L)_0$  และ R เพื่อจะได้หักล้างกับ  $\varepsilon$  ที่มีค่าน้อยมาก

จากบทที่ 4 เราเลือกค่ากระแสเต็มสเกลของ DAC เท่ากับกระแสอ้างอิงจากวงจรไบอัส  $I_{DAC,FS} = I_{REF}$  เพื่อให้ได้แรงดันอินพุตสำหรับวงจรดัดเป็น  $RI_{REF}$  เราจึงเลือกใช้ค่า R สำหรับ ป้อนอินพุตให้กับวงจรดัด เท่ากับค่า R ที่ใช้ในวงจรสร้างกระแสอ้างอิง แต่เราสามารถเลือกใช้ค่า ความต้านท้านสำหรับป้อนอินพุตให้วงจรดัดเป็น  $R_i$  และปรับกระแสเต็มสเกลของ DAC ให้รักษา เงื่อนไข

$$I_{DAC,FS} = \frac{RI_{REF}}{R_i}$$
(5.8)

เราก็จะได้ฟังก์ชันของวงจรดัดตามที่แสดงไว้ในบทที่ 4

จากภาพที่ 5.8 เราสามารถปรับสัดส่วนกระแสเต็มสเกลของ DAC และ DAC2 ได้โดยปรับ สัดส่วนของเอ็นมอส MDAC และ MDAC2 ให้เป็นไปตาม (5.7)-(5.8)

เราทดสอบสมรรถนะของ DDFS โครงสร้าง DDFS ในภาพที่ 5.7 ด้วยค่าต่างๆ ดังต่อไปนี้: ความยาวของ Phase Accumulator W = 6, ความถื่นาฬิกา  $f_{cLK} = 1.6 \text{ MHz}$  ความละเอียด ของ DAC2 คือ E = 3 และทดลองป้อนค่า F เพื่อกำหนดความถื่เอาต์พุต ได้ผลตามตารางที่ 5.1

	$f_{OUT}$	SFDR
F	[kHz]	[dBc]
1	25	55.7
2	50	56.2
4	100	56.0
8	200	56.0

ตารางที่ 5.1 SFDR ของสัญญาณที่ได้จาก DDFS ที่ใช้วงจรดัดเดี่ยวที่แก้ไขความผิดพลาด

### 5.2.2 QDDFS ที่ใช้วงจรดัดคู่ที่ปรับพารามิเตอร์

สำหรับ QDDFS ที่ใช้วงจรดัดคู่ในภาพที่ 5.9 จำเป็นจะต้องใช้สวิตซ์กระแสเพื่อเลือก สัญญาณจากวงจรดัดทั้งสอง และ กำหนดเครื่องหมายบวกลบ ให้แก่เอาต์พุต เราใช้พีมอส 16 ตัว ต่อเป็นสวิตซ์กระแสดังแสดงในภาพที่ 5.10 ถูกควบคุมด้วยเอาต์พุตของวงจรถอดรหัสเซกเมนต์ซึ่ง ทำงานตามคุณสมบัติสมมาตร 1/8 คาบ ดังรายละเอียดในตารางที่ 5.2



ภาพที่ 5.9 QDDFS ที่ใช้วงจรดัดคู่ที่ปรับพารามิเตอร์

เราทดสอบสมรรถนะของ QDDFS โครงสร้างด้วยค่าต่างๆ ดังต่อไปนี้: ความยาวของ Phase Accumulator W = 11, ความถี่นาฬิกา  $f_{CLK} = 1.6 \text{ MHz}$  และทดลองป้อนค่า F เพื่อ กำหนดความถี่เอาต์พุต ได้ผลตามตารางที่ 5.3

ตารางที่ 5.2	เส้นทางการมัลติเพลกซ์กระแสจากวงจรดัดคู่ออกไปยังเอาต์พุต	เทียบกับ 3	MSB
	ของ Phase Accumulator		

ต้นทางและปลายทางของกระแส (ต้นทาง, ปลายทาง)	3 MSB
$\left(I_{S^+}, I_{\sin}^+\right) \left(I_{S^-}, I_{\sin}^-\right) \left(I_{C^+}, I_{\cos}^+\right) \left(I_{C^-}, I_{\cos}^-\right)$	000
$\left(I_{S^+}, I_{\cos}^+\right) \left(I_{S^-}, I_{\cos}^-\right) \left(I_{C^+}, I_{\sin}^+\right) \left(I_{C^-}, I_{\sin}^-\right)$	001
$\left(I_{S^+}, I^{\cos}\right) \left(I_{S^-}, I^+_{\cos}\right) \left(I_{C^+}, I^+_{\sin}\right) \left(I_{C^-}, I^{\sin}\right)$	010
$\left(I_{S^+}, I_{\sin}^+\right) \left(I_{S^-}, I_{\sin}^-\right) \left(I_{C^+}, I_{\cos}^-\right) \left(I_{C^-}, I_{\cos}^+\right)$	011
$\left(I_{S^+}, I_{\sin}^-\right) \left(I_{S^-}, I_{\sin}^+\right) \left(I_{C^+}, I_{\cos}^-\right) \left(I_{C^-}, I_{\cos}^+\right)$	100
$\begin{pmatrix} I_{S^+}, I_{\cos}^- \end{pmatrix} \begin{pmatrix} I_{S^-}, I_{\cos}^+ \end{pmatrix} \begin{pmatrix} I_{C^+}, I_{\sin}^- \end{pmatrix} \begin{pmatrix} I_{C^-}, I_{\sin}^+ \end{pmatrix}$	101
$\begin{pmatrix} I_{S^+}, I_{\cos}^+ \end{pmatrix} \begin{pmatrix} I_{S^-}, I_{\cos}^- \end{pmatrix} \begin{pmatrix} I_{C^+}, I_{\sin}^- \end{pmatrix} \begin{pmatrix} I_{C^-}, I_{\sin}^+ \end{pmatrix}$	110
$\left(I_{S^+}, I_{\sin}^-\right) \left(I_{S^-}, I_{\sin}^+\right) \left(I_{C^+}, I_{\cos}^+\right) \left(I_{C^-}, I_{\cos}^-\right)$	111



ภาพที่ 5.10 สวิตช์กระแสและบัฟเฟอร์กระแส

ตารางที่ 5.3 SFDR ของสัญญาณที่ได้จาก DDFS ที่ใช้วงจรดัดคู่ที่ปรับพารามิเตอร์

	$f_{OUT}$	SFDR
F	[kHz]	[dBc]
1	0.78125	55.8
2	1.56250	55.7
4	3.12500	55.9
8	6.25000	56.0
16	12.5000	55.2
32	25.0000	55.0



ภาพที่ 5.11 รูปคลื่นของ QDDFS กรณี F=8, ความถี่เอาต์พุต 6.25 kHz

สังเกตรูปคลื่นในภาพที่ 5.11 ณ เวลา 20, 60, 100, 140 us จะมีการสลับกระแสระหว่าง ชุดวงจรดัดทั้งสองกับเอาต์พุตทั้งสอง จะมีสัญญาณสไปซ์เกิดขึ้น เนื่องจากเกิดปรากฏการณ์ Clock feed through ที่สัญญาณดิจิตอลเปิดปิดสวิตช์พีมอส พีมอส MS1, MS2, MS3, MS4 ที่ทำ หน้าที่บัฟเฟอร์กระแสจะช่วยลดผลนี้ที่ขั้วเอาต์พุตทั้งสอง สไปซ์ที่ปรากฏที่ขั้วเอาต์พุตจะมีขนาด เล็กน้อยดังภาพที่ 5.11

## 5.2.3 QDDFS ที่ใช้วงจรดัดคู่ที่ชดเชยเฟส

สำหรับ QDDFS ที่ใช้วงจรดัดคู่ตามโครงสร้างในภาพที่ 5.12 จำเป็นจะต้องใช้สวิตช์ กระแสเช่นเดียวกับหัวข้อ 5.2.2 เราทดสอบสมรรถนะของ QDDFS โครงสร้างด้วยค่าต่างๆ ดังต่อไปนี้: ความยาวของ Phase Accumulator W = 10, ความถิ่นาฬิกา  $f_{CLK} = 1.6$  MHz และ ทดลองป้อนค่า *F* เพื่อกำหนดความถิ่เอาต์พุต ได้ผลตามตารางที่ 5.4



	$f_{OUT}$	SFDR	SFDR
F	[kHz]	[dBc]#	[dBc]*
1	1.56250	44.8	53.3
2	3.12500	44.8	53.3
4	6.25000	44.9	53.3
8	12.5000	45.0	53.6
16	25.0000	44.9	52.2

ตารางที่ 5.4 SFDR ของสัญญาณที่ได้จาก DDFS ที่ใช้วงจรดัดคู่ \*ที่ชดเชยเฟส #ที่ไม่ได้ชดเชยเฟส

### 5.3 วิเคราะห์และสรุปการทำงานทำงานของ DDFS

ในขั้นต้นจากผลการจำลองการทำงานในโครงสร้างต่างๆ ค่า SFDR ที่ได้จะต่ำกว่า SFDR อุดมคติที่คำนวณไว้ในบทที่ 3 ต้นเหตุหนึ่งคือพฤติกรรมของมอสตามแบบจำลองระดับ 49 แตกต่างจากกฏกำลังสอง แม้ว่าเราใช้มอสที่มีความยาวก็เพียงแต่ลดผลของ λ (Channel Length Modulation) ไม่สามารถกำจัดออกไปได้ ตัวอย่างเช่น เมื่อ λ ค่าน้อยๆ ทำให้กระแสต่างไปจากกฏ กำลังสองคิดเป็นร้อยละ 1 ก็จะเทียบเท่า 40 dBc แต่ความผิดพลาดนี้ก็กระจายไปอยู่ที่ องค์ประกอบความถี่ต่างๆ เราจึงประมาณได้ว่า

$$20\log(\% \text{Error}) < SFDR < SFDR_{Ideal}$$
(5.9)

SFDR ที่ได้จริงจะต่ำกว่าอุดมคติ แต่จะสูงกว่าความผิดพลาดของวงจรในหน่วย dBc, อย่างเช่นใน หัวข้อ 5.2.2 ในกรณีอุดมคติจะได้ SFDR = 69 dBc ส่วนจากการจำลองการทำงานประมาณ มากกว่า 50 dBc ซึ่งค่า SFDR ในระดับนี้ถือว่าสูงพอสำหรับการใช้งานเป้าหมาย

สำหรับกรณีต้นแบบในหัวข้อ 5.1 จะได้ฟังก์ชันวงจรดัดที่วัดมาได้จริงนั้น ไม่เป็นฟังก์ชัน สมมาตร ก็เพราะความไม่เป็นอุดคติของอุปกรณ์ต่างๆ เช่น ออพแอมป์ที่ใช้ปรับสภาพสัญญาณ อินพุตให้วงจรดัดมีออฟเซตซึ่งสังเกตได้จากภาพที่ 5.3 เป็นต้น ในกรณีชดเชยเฟส (ในหัวข้อ 5.1 และ หัวข้อ 5.2.3 ตารางที่ 5.4) ถึงแม้ว่าวงจรดัดจะไม่ได้ มีพฤติกรรมแบบอุดมคติ แต่การใช้ค่าดิจิตอลที่คำนวณจากกฎกำลังสองเป็นฐานก็ช่วยเพิ่มค่า SFDR ได้มาก จึงสรุปได้ว่าพฤติกรรมของวงจรดัดมีแนวโน้มไปในทางเดียวกับกรณีอุดมคติ

ความละเอียดของ DAC ที่ใช้ในโครงสร้างนี้จะขึ้นอยู่ความกว้างของ Phase Accumulator, *W*, ความต้องการใช้ DAC ที่มีความความละเอีดยต่ำในโครงสร้างนี้ (ดังหัวข้อ 5.2.1) จะทำให้ความละเอียดในการจูนลดลงไปด้วย ดังนั้นถ้าต้องการเพิ่มความละเอียดในการ จูนความถี่ก็ต้องเพิ่มความกว้างของ Phase Accumulator และใช้เทคนิคการปัดทิ้งเข้ามาช่วย

สรุปได้ว่า DDFS และ QDDFS ที่ใช้วงจรดัดแบบต่างๆ ซึ่งเทคนิคทั้งแอนาลอกและ ดิจิตอลร่วมกันเพื่อประมาณพังก์ชันซายน์และโคซายน์ที่นำเสนอไปนั้น ต้องการใช้เพียง DAC ที่มี ความละเอียดปานกลาง ≤ 8 บิต เพื่อสังเคราะห์สัญญาณที่มี SFDR สูงกว่า 50 dBc ในกรณีสร้าง ด้วยวงจรรวม และ 45 dBc สำหรับต้นแบบเอฟพีจีเอ ค่า SFDR นี้วัดในแบนด์วิธ 200 kHz ตาม การใช้งานเป้าหมาย

### บทที่ 6

# บทสรุปและข้อเสนอแนะ

### 6.1 ข้อสรุป

วิทยานิพนธ์นี้ได้นำเสนอ DDFS และ QDDFS โครงสร้างใหม่ที่ใช้งานวงจรดัดรูป สามเหลี่ยมเป็นซายน์ โครงสร้างที่นำเสนอนี้มีความซับซ้อนต่ำและอาศัยหลักการวงจรทั้งแบบ แอนาลอกและดิจิตอลเพื่อคำนวณฟังก์ชันซายน์ซึ่งแตกต่างจาก DDFS ส่วนใหญ่ที่ใช้วงจรดิจิตอล อย่างเดียวสำหรับคำนวณฟังก์ชันซายน์, DDFS/QDDFS นี้ต้องการใช้ DAC ที่มีความละเอียดปาน กลางสำหรับสังเคราะห์สัญญาณรูปสามเหลี่ยมซึ่งเทียบเท่ามุมเฟล การแปลงจากรูปสามเหลี่ยม เป็นซายน์จะกระทำโดยวงจรดัดซึ่งเป็นวงจรแอนาลอก วงจรดัดที่นำเสนอแบ่งออกเป็น 2 แบบ ได้แก่ วงจรดัดเดี่ยว และ วงจรดัดคู่

วงจรดัดเดี่ยวที่ใช้ใน DDFS ที่จริงเป็นวงจรชยายผลต่างซึ่งมีฟังก์ชันส่งผ่านใกล้เคียงชายน์ อุดมคติ DDFS นี้จะอาศัยคุณสมบัติสมมาตร 1/2 คาบของฟังก์ชันซายน์ในการสังเคราะห์ สัญญาณเต็มรูปคลื่น ในทางทฤษฎีการป้อนสัญญาณรูปสามเหลี่ยมที่มีขนาดสอดคล้องกับช่วงไม่ อิ่มตัวของฟังก์ชันส่งผ่านของวงจรดัดจะทำให้สังเคราะห์สัญญาณเอาต์พุตรูปชายน์ที่มีความเพี้ยน ระดับหนึ่ง (SFDR = 31 dBc) เราสามารถลดความเพี้ยนของสัญญาณที่สังเคราะห์ได้ 3 วิธี ได้แก่ วิธีที่ 1 การปรับพารามิเตอร์ คือ การปรับสัดส่วนของมอสในวงจรดัด ซึ่งจะทำให้ได้ SFDR เพิ่มขึ้น เป็น 45 dBc, วิธีที่ 2 การแก้ไขความผิดพลาด คือ การใช้ DAC ตัวที่สองซึ่งมีความละเอียดต่ำอีก ตัวหนึ่งสังเคราะห์สัญญาณโดยอาศัยค่าที่เปิดตารางจากรอมขนาดเล็กเพื่อนำมาบวกกับเอาต์พุต ของวงจรดัด จะทำให้ได้ SFDR เพิ่มขึ้นประมาณ 6 dBc ต่อความละเอียดของ DAC ตัวที่สองที่ เพิ่มขึ้น 1 บิต, วิธีที่ 3 การซดเซยเฟส คือ การนำค่าเฟสดิจิตอลซึ่งสมนัยกับรูปสามเหลี่ยม ไปบวก กับค่าที่ได้จากการเปิดตาราง ก่อนส่งให้ DAC จะทำให้สัญญาณที่ได้จาก DAC แตกต่างไปจากรูป สามเหลี่ยมเล็กน้อย แต่จะทำให้เอาต์พุตของวงจรดัดใกล้เคียงชายน์อุมคติมากขึ้น

วงจรดัดคู่ที่ถูกใช้ใน QDDFS ประกอบด้วยวงจรดัดซายน์ซึ่งก็คือวงจรขยายผลต่าง และ วงจรดัดโคซายน์ซึ่งเป็นวงจรยกกำลังสองที่ใช้ซีมอส, QDDFS นี้จะสังเคราะห์ได้ทั้งสัญญาณซายน์ และโคซายน์ได้พร้อมกัน โดยอาศัยคุณสมบัติสมมาตร 1/8 คาบของซายน์กับโคซายน์ เป็นผลให้ วงจรดัดทั้งสองทำงานบนช่วงที่แคบกว่าวงจรดัดเดี่ยว กล่าวคือทำงานบนช่วงที่สมนัยกับมุม 0-45° ในทางทฤษฎีการป้อนสัญญาณสามเหลี่ยมให้สอดคล้องกับช่วงของวงจรดัดทั้งสอง จะได้ สัญญาณที่มีระดับความเพี้ยนต่ำกว่าวงจรดัดเดี่ยว (SFDR = 48 dBc), วิธีที่เหมาะสมสำหรับลด ความความเพี้ยนสำหรับวงจรดัดคู่มี 2 วิธี ได้แก่ วิธีการปรับพารามิเตอร์ซึ่งให้ค่า SFDR = 69 dBc และ วิธีการชดเซยเฟส ทั้งสองวิธีนี้ใช้หลักการเดียวกันกับวิธีสำหรับวงจรดัดเดี่ยว

ในการออกแบบวงจรดัดซึ่งใช้พีมอสเป็นหลัก และการปรับสัดส่วนของมอสในวงจรดัด อาศัยกฏกำลังสองเป็นสำคัญ ในของกฏกำลังสองมีพารามิเตอร์ 3 ตัวที่ขึ้นอยู่กับขบวนการผลิต ได้แก่ μ<sub>P</sub>, C<sub>ox</sub>, และ V<sub>TH</sub> เราสามารถจำกัดผลจากพารามิเตอร์เหล่านี้ได้โดยการ ออกแบบวงจร สร้างกระแสอ้างอิง สำหรับไบอัสวงจรดัดและเป็นกระแสอ้างอิงของ DAC, การใช้กระแสอ้างอิงนี้ จะทำให้พารามิเตอร์ทั้งสามนี้ถูกหักล้างที่เอาต์พุตสุดท้ายของวงจรดัด

ผลจากการจำลองการทำงานด้วยโปรแกรม HSPICE และสังเคราะห์วงจรต่างๆ ด้วย
 แบบจำลองมอสระดับ 49 แสดงให้เห็นว่า เราได้ระดับความเพี้ยน SFDR ที่วัดในช่วงแบนด์วิธ 200
 kHz ได้ประมาณ >50 dBc ซึ่งต่ำกว่า SFDR ที่คำนวณได้จากกฏกำลังสอง แต่อย่างไรก็ตาม การ
 ใช้มอสที่มีความยาวช่องนำกระแสมากๆ จะช่วยให้มอสมีพฤติกรรมใกล้และมีแนวโน้มไปทาง
 เดียวกับกฏกำลังสอง เราจึงสามารถใช้ค่าดิจิตอลชดเชยและแก้ไขความผิดพลาดที่คำนวณจากกฏ
 กำลังสอง ไปลดความเพี้ยนให้กับวงจรดัดในแบบจำลองระดับ 49 ได้, ซึ่งระดับความเพี้ยนที่ได้
 >50 dBc นี้ถือว่าอยู่ในระดับสูงสำหรับการใช้งานเป้าหมาย และใช้กำลังงานไฟฟ้าประมาณ 1.3

เราได้สร้างต้นแบบ DDFS ที่ใช้งานวงจรดัดเดี่ยวที่ชดเชยเฟส ซึ่งสร้างจาก เอฟพีจีเอ ออพ แอมป์ และ มอสอาร์เรย์ ก็ให้ผลทำนองเดียวกับการจำลองการทำงาน คือ ให้ค่า SFDR ต่ำกว่า กรณีอุคมคติเล็กน้อย แต่การชดเชยเฟสด้วยค่าดิจิตอลช่วยเพิ่ม SFDR ขึ้นมาในระดับ >40 dBc ซึ่งจัดว่าเป็นระดับที่เพียงพอในการใช้งาน

วงจรดัดที่นำเสนอนี้ทำงานได้ดี ณ ความถี่ต่ำ แต่การตอบสนองต่อสัญญาณรูป สามเหลี่ยมที่มีความถี่สูงไม่ดีนัก เนื่องจากเทคนิคการออกแบบใช้มอสที่มีขนาดใหญ่ ส่งผลให้ ความเก็บประจุที่ขั้วเกตรวมทั้งความเก็บประจุแฝงมีค่าสูง, ประกอบกับการใช้ตัวต้านทานร่วมด้วย ในการขับขั้วเกตของมอสในวงจรดัด, ผลทางไดนามิกส์จึงมีค่าสูงขึ้น ณ ความถี่สูว ความเพี้ยนของ สัญญาณที่สังเคราะห์ได้จึงเพิ่มมากขึ้น

จุดอ่อนของวงจรดัดอีกประการหนึ่ง คือ เทคนิคแก้ไขความผิดพลาดและชดเซยเฟสที่ อาศัยวงจรดิจิตอลช่วยคำนวณการชดเซยส่วนที่ผิดพลาดของวงจรดัดนั้น, ให้ผลดีเมื่อค่าดิจิตอลที่ ใช้มีความละเอียดต่ำ, แต่เมื่อเพิ่มความละเอียดของค่าดิจิตอลให้สูงขึ้น ระดับความเพี้ยนกลับไม่ ลดตามที่คำนวณไว้ด้วยกฎกำลังสอง ทั้งนี้เพราะระดับความผิดพลาดของฟังก์ชันวงจรดัดที่ต่างไป จากกฎกำลังสองมีนัยมากกว่าความละเอียดของดิจิตอลที่เพิ่มขึ้น

สรุปแล้วโครงสร้าง DDFS/QDDFS ที่ใช้วงจรดัดตามที่เสนอในวิทยานิพนธ์นี้ สามารถ ทำงานได้ดีที่ความถี่ต่ำ ใช้กำลังต่ำ วงจรมีความซับซ้อนต่ำมาก ต้องการความละเอียดของ DAC ปานกลาง เหมาะสำหรับงานที่ต้องการระดับความเพี้ยนปานกลางค่อนข้างสูง (40 – 50 dBc)

#### 6.2 ข้อเสนอแนะ

1 พัฒนาโครงสร้าง DDFS ที่สามารถคำนวณค่าดิจิตอลเพื่อชดเชยวงจรดัดที่ใช้จริงใน วงจรนั้นๆ (In-circuit Calibration) ซึ่งจะทำให้ได้ระดับความเพี้ยนที่ต่ำกว่าการชดเชยด้วยค่าที่ คำนวณมาจากกฎกำลังสอง

2 พัฒนาวงจรดัดให้ตอบสนองความถี่สูงได้ดีขึ้น อย่างเช่น ค้นหารูปแบบวงจรที่ไม่ใช้ตัว ต้านทาน และ ทำงานในโหมดกระแส

#### รายการอ้างอิง

- [1] A. Torosyan, F. Dengwei, and A. N. Willson, Jr. A 300-MHz quadrature direct digital synthesizer/mixer in 0.25-/spl mu/m CMOS. <u>Solid-State Circuits</u>, <u>IEEE Journal of</u>. 38(2003): 875-887.
- [2] J. Tierney, C. Rader, and B. Gold. A digital frequency synthesizer, <u>Audio and</u> <u>Electroacoustics, IEEE Transactions on</u>. 19(1971): 48-57.
- [3] G. J. van Rooyen and J. G. Lourens. A quadrature baseband approach to direct digital FM synthesis. <u>Broadcasting, IEEE Transactions on</u>. 46(2000): 227-230.
- [4] J. Vankka, M. Waltari, M. Kosunen, and K. A. I. Halonen. A direct digital synthesizer with an on-chip D/A-converter. <u>Solid-State Circuits, IEEE</u> <u>Journal of</u>. 33(1998): 218-227.
- [5] A. Bellaouar, M. S. O'Brecht, A. M. Fahim, and M. I. Elmasry. Low-power direct digital frequency synthesis for wireless communications. <u>Solid-State</u> <u>Circuits, IEEE Journal of</u>. 35(2000): 385-390.
- [6] V. F. Kroupa, V. Cizek, J. Stursa, and H. Svandova. Spurious signals in direct digital frequency synthesizers due to the phase truncation. <u>Ultrasonics.</u> <u>Ferroelectrics and Frequency Control, IEEE Transactions on</u>. 47(2000): 1166-1172.
- [7] Y. Xuefeng, D. Fa Foster, J. David Irwin, and R. C. Jaeger. A 9-bit Quadrature Direct Digital Synthesizer Implemented in 0.18-um SiGe BiCMOS Technology. <u>Microwave Theory and Techniques, IEEE Transactions on</u>. 56(2008): 1257-1266.
- [8] A. Ashrafi and R. Adhami. Comments on A 13-bit resolution ROM-less direct digital frequency synthesizer based on a trigonometric quadruple angle formula. <u>Very Large Scale Integration (VLSI) Systems, IEEE Transactions</u> <u>on</u>. 13(2005): 1096-1098.

- [9] J. M. P. Langlois and D. Al-Khalili. Phase to sinusoid amplitude conversion techniques for direct digital frequency synthesis. <u>Circuits, Devices and</u> <u>Systems, IEE Proceedings -</u>, 151(2004): 519-528.
- [10] A. Ashrafi and R. Adhami. Theoretical Upperbound of the Spurious-Free Dynamic Range in Direct Digital Frequency Synthesizers Realized by Polynomial Interpolation Methods. <u>Circuits and Systems I: Regular Papers, IEEE</u> <u>Transactions on</u>. 54(2007): 2252-2261.
- [11] J. Vankka, M. Kosunen, J. Hubach, and K. Halonen. A CORDIC-based multicarrier QAM modulator. In <u>Global Telecommunications Conference</u>, 1999. <u>GLOBECOM '99</u>, pp. 173-177. 1999.
- [12] H. T. Nicholas, III, H. Samueli, and B. Kim. The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects. In <u>Frequency Control Symposium</u>, 1988., Proceedings of the <u>42nd Annual</u>, pp. 357-363. 1988.
- [13] A. M. Sodagar and G. Roientan Lahiji. Mapping from phase to sine-amplitude in direct digital frequency synthesizers using parabolic approximation. <u>Circuits and Systems II: Analog and Digital Signal Processing, IEEE</u> <u>Transactions on</u>. 47(2000): 1452-1457.
- [14] J. Jiandong and E. K. F. Lee. A low-power segmented nonlinear DAC-based direct digital frequency synthesizer. <u>Solid-State Circuits</u>, <u>IEEE Journal of</u>. 37(2002): 1326-1330.
- [15] D. A. Sunderland, R. A. Strauch, S. S. Wharfield, H. T. Peterson, and C. R. Cole. CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communications. <u>Solid-State Circuits, IEEE Journal of</u>. 19(1984): 497-506.
- [16] U. Hai, M. N. Khan, M. S. Imran, and M. Rehan. Compressed ROM High Speed Direct Digital Frequency Synthesizer Architecture. In <u>Microelectronics</u>, 2005. ICM 2005. The 17th International Conference on, pp. 36-39. 2005

- [17] S. Mortezapour and E. K. F. Lee. Design of low-power ROM-less direct digital frequency synthesizer using nonlinear digital-to-analog converter. <u>Solid-State Circuits, IEEE Journal of</u>. 34(1999): 1350-1359.
- [18] A. McEwan and S. Collins. Direct Digital-Frequency Synthesis by Analog Interpolation. <u>Circuits and Systems II: Express Briefs, IEEE Transactions</u> <u>on</u>. 53(2006): 1294-1298.
- [19] J. W. Fattaruso and R. G. Meyer. Triangle-to-sine wave conversion with MOS technology. <u>Solid-State Circuits, IEEE Journal of</u>. 20(1985): 623-631.
- [20] J. M. P. Langlois and D. Al-Khalili. Novel approach to the design of direct digital frequency synthesizers based on linear interpolation. <u>Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on</u>. 50(2003): 567-578.
- [21] I. M. Filanovsky and A. Allam. Mutual compensation of mobility and threshold voltage temperature effects with applications in CMOS circuits. <u>Circuits</u> <u>and Systems I: Fundamental Theory and Applications, IEEE Transactions</u> <u>on</u>. 48(2001): 876-884.
- [22] B. Razavi. Design of Analog CMOS Integrated Circuits. McGraw-Hill, 2001

# ประวัติผู้เขียนวิทยานิพนธ์

นายคณิตพงศ์ เพ็งวัน เกิดวันที่ 27 สิงหาคม พ.ศ. 2519 ที่จังหวัดอุตรดิตถ์ สำเร็จ การศึกษาปริญญาวิศวกรรมศาสตรบัณฑิต (วิศวกรรมไฟฟ้า) จากมหาวิทยาลัยเชียงใหม่ ในปี การศึกษา 2540 และ ปริญญาวิศวกรรมศาสตรมหาบัณฑิต (วิศวกรรมไฟฟ้า) จากจุฬาลงกรณ์ มหาวิทยาลัย ในปีการศึกษา 2545 และสมัครเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรดุษฎี บัณฑิต (วิศวกรรมไฟฟ้า) ณ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2549 ระหว่างการศึกษาได้ ตีพิมพ์บทความดังต่อไปนี้

### บทความที่ได้รับการตีพิมพ์ในวารสารวิชาการในระดับนานาชาติ

K. Pengwon and E. Leelarasmee. A Compact Design of a Low Frequency Quadrature DDFS with Low Distortion Using Analog Shapers. <u>IEICE Trans. Communication</u>, E94-B(September 2011): 1-8.

## บทความที่ถูกนำเสนอในการประชุมวิชาการระดับนานาชาติ

K. Pengwon and E. Leelarasmee. A Quadrature Generator Based on CMOS Triangularto-Sine/Cosine Converter with 1/4 Frequency Output. In <u>The 4th IEEE International</u> <u>Conference on Circuits and Systems for Communications</u>, pp.319-322. 2008.

K. Pengwon and E. Leelarasmee. A Modified CMOS Differential-Pair-Based Triangularand-Trapezoidal-to-Sine Converter. In <u>The 4th International Conference on Electrical</u> <u>Engineering/Electronics</u>, <u>Computer</u>, <u>Telecommunications and Information Technology</u> (ECTI-CON 2007), pp.5-8. 2007.