

การออกแบบและทดสอบวงจรดิจิทัล

๕.๑ หลักการออกแบบวงจรดิจิทัล

๕.๑.๑ ข้อพิจารณาในการออกแบบวงจร

ในการออกแบบวงจรดิจิทัลใด ๆ จะต้องคำนึงถึงขอบเขตการเปลี่ยนค่าของอุปกรณ์ แรงดัน กระแสและความเร็ว ที่วงจรจะสามารถให้ระดับลอจิกที่ถูกต้องได้ในขณะใช้งาน สำหรับในวงจรทรานซิสเตอร์การเปลี่ยนแปลงดังกล่าวจะมีผลต่อสภาพ "ON" และ "OFF" ดังนั้นในการเลือกค่าอุปกรณ์ที่ใช้ประกอบวงจรจะต้องอยู่ในขอบเขตที่ทรานซิสเตอร์จะรักษาสถานะ "ON" หรือ "OFF" ไว้ได้ตามลักษณะของลอจิกที่กำหนด ซึ่งการหาขอบเขตของการเลือกค่าอุปกรณ์ในวงจรกระทำได้โดยวิธีที่เรียกว่า worst-case design กล่าวคือจะต้องหาความสัมพันธ์ของค่าต่าง ๆ ในวงจรที่ค่าของอุปกรณ์ แรงดัน กระแสหรือความเร็ว เปลี่ยนแปลงไปถึงที่สุด แล้ววงจรยังคงรักษาสถานะของลอจิกได้ตามที่ต้องการ จากนั้นจึงนำผลที่ได้มาวิเคราะห์เพื่อเลือกอุปกรณ์ใช้ประกอบวงจรให้ทำงานได้อย่างมีประสิทธิภาพที่ดีที่สุด ซึ่งสิ่งที่ต้องพิจารณาในการออกแบบก็คือ

ก) Voltage Supply (V_{CC} และ V_{BB}) การเปลี่ยนแปลงทางสูงของ V_{CC} และ V_{BB} จะต้องไม่เกิน Break down voltage ของทรานซิสเตอร์ ในทางค่า V_{CC} จะต้องไม่ต่ำกว่า forward junction voltage ของทรานซิสเตอร์และไดโอด และ V_{BB} ต้องมากกว่า base to emitter cutoff voltage

ข) คุณสมบัติของทรานซิสเตอร์และไดโอด ในทรานซิสเตอร์จะต้องคำนึงถึงการเปลี่ยนแปลงของ forward current gain (h_{FE}), saturation junction voltage (V_{BES} และ V_{CES}), base to emitter cutoff voltage (V_{BEO}) และ collector to base leakage current (I_{CBO}) ที่มีต่ออุณหภูมิที่ใช้งาน

สำหรับไดโอดจะต้องพิจารณาถึงการเปลี่ยนแปลงของ forward voltage (V_F) และ leakage current (I_R)

ค) Resistor Tolerance ต้องพิจารณาการเปลี่ยนแปลงของความต้านทานที่จะใช้ในการออกแบบว่ามีค่าสูงสุดและต่ำสุดแค่ไหน โดยถือความผิดพลาดที่บอกบนตัวรีซิสเตอร์

ง) Transfer Characteristics หมายถึงขอบเขตของระดับแรงดันทาง input และ output ของวงจรที่ใช้แทนระดับ logical 0 และ 1 ได้แก่การเปลี่ยนแปลงของระดับ high level และ low level ทาง input (V_{IH} และ V_{IL}) หรือทาง output (V_{OH} และ V_{OL})

จ) Input Characteristics คือ input current ที่ใช้ drive แต่ละ input ของวงจรในขณะที่ได้รับ high level voltage (I_{IH}) หรือ low level voltage (I_{IL})

ฉ) Output Characteristics ได้แก่ output current ที่สามารถจะจ่ายให้แก่ load ในขณะที่ output อยู่ที่ระดับ high (I_{OH}) หรืออยู่ที่ระดับ low (I_{OL})

ช) Supply Current Characteristics ได้แก่ current ที่ใช้ทาง output ของวงจรในขณะที่ยังไม่มี load ที่ high level output (I_{CCH}) และ low level output (I_{CCL})

ซ) Switching Speed พิจารณาจากความเร็วของการเปลี่ยนระดับของ logical output level ของวงจร เวลาที่ใช้โดยเฉลี่ย (t_{pd}) ได้จากการเฉลี่ยของเวลาที่วงจรใช้ในการเปลี่ยนจาก high level เป็น low level (t_{PHL}) และเปลี่ยนจาก low level เป็น high level (t_{PLH}) ซึ่งใช้ในการคำนวณหาความเร็วสูงสุดของระบบ

ด) Noise Margin ในทาง d.c สำหรับ low level คือค่าที่ได้จากความแตกต่างระหว่างค่าสูงสุดของ V_{OL} กับ V_{OL} และทาง high level คือความแตกต่างระหว่างค่าต่ำสุดของ V_{IH} และ V_{OH} สำหรับในทาง a.c noise margin จะขึ้นอยู่กับ maximum peak และ duration ของ noise ที่เกิดขึ้นที่มีผลต่อ output logical

level ของวงจร

๕.๒ Worst Case Consideration

๕.๒.๑ ข้อกำหนดในการออกแบบวงจร


การแสดงความสูงที่สุดและต่ำสุดของค่าที่ใช้ในการพิจารณาออกแบบวงจรจะเขียนเครื่องหมายขีด (-) ไว้บนและใต้สัญลักษณ์ของค่านั้น ๆ ตามลำดับ เช่น \bar{V}_{CC} หมายถึง maximum collector voltage supply และ \underline{V}_{CC} หมายถึง minimum collector voltage supply เป็นต้น ทิศทางของกระแสจะถือว่ากระแสไหลเข้าวงจรเป็นบวก และไหลออกจากวงจรเป็นลบ และเป็น conventional current

๕.๒.๒ Clocked RS Flip-Flop

จากวงจรรูปที่ ๕.๑ สามารถเขียน equivalent circuit ของวงจร Flip-Flop เพื่อหา worst case condition ได้ดังรูปที่ ๕.๑

Boundary of R_C

ในการเลือกค่า R_C ของวงจร flip-flop จะต้องพิจารณาส่งต่อไปนี้คือ เมื่อทรานซิสเตอร์ "ON" กระแส I_C ที่เกิดจาก I_{CCL} และ I_{OL} จะต้องไม่เกิน rated ของทรานซิสเตอร์ และเมื่อทรานซิสเตอร์ "OFF" แรงดันที่ collector output ต้องไม่ต่ำกว่า V_{OH} ในขณะที่มี load I_{OH} และอีกประการหนึ่ง load line จะต้องไม่ผ่าน breakdown region ที่จุดใดจุดหนึ่งของทรานซิสเตอร์ ซึ่งการเลือกค่า R_C ของวงจรไม่สามารถที่กำหนดขอบเขตที่แน่นอนได้ แต่พอที่จะประมาณได้ดังนี้



ก) "OFF" Bias Circuit

ข) "ON" Bias Circuit

รูปที่ ๕.๑ Equivalent Circuit of Flip-Flop Circuit for Design

จากรูปที่ ๕.๑ ข)

$$V_{CC} - \bar{R}_C I_{CCH} = V_{OH}$$

$$\bar{R}_C = \frac{V_{CC} - V_{OH}}{I_{CCH}}$$

$$I_{CCH} = I_1' + I_{CBO} - \bar{I}_{OH} = r (I_{CBO} - \bar{I}_{OH})$$

ซึ่ง r = Safety factor (ใช้ค่าตั้งแต่ 1.1 ถึง 1.5)

$$\therefore \bar{R}_C = \frac{V_{CC} - V_{OH}}{r(I_{CBO} - \bar{I}_{OH})}$$

.....(๕.๑)

Boundary of R_1 and R_2


หลังจากเลือก V_{CC} , V_{BB} และ R_C แล้วสามารถหาขอบเขตของ R_1 และ R_2 สำหรับวงจร bias ได้ ซึ่งจากรูปที่ ๕.๑ สามารถ Simplify ได้ดังรูปที่ ๕.๒

$$\text{โดยที่ } \bar{V}_{TH} = \bar{V}_{CC} + \frac{R_C \bar{I}_{OL}}$$

$$\bar{R}_{TH} = \bar{R}_C$$

$$\text{และ } \underline{V}_{TH} = \underline{V}_{CC} + \bar{R}_C (\bar{I}_{OH} - I_{CBO})$$

$$\bar{R}_{TH} = \bar{R}_C$$



ก) "OFF" Bias Circuit

ข) "ON" Bias Circuit

รูปที่ ๕.๒ Simplify Circuit สำหรับรูปที่ ๕.๑

จากรูปที่ ๕.๒ ก) "OFF" equation

$$I_1 + I_2 + I_{CBO} + \bar{I}_R = 0$$

$$\therefore \frac{\bar{V}_{CES} - V_{BEO}}{\underline{R}_1} + \frac{V_{BB} - V_{BEO}}{\underline{R}_2} = -(I_{CBO} + \bar{I}_R)$$

$$\therefore \underline{R}_2 = \frac{(V_{BB} - V_{BEO})}{\frac{-(\bar{V}_{CES} - V_{BEO})}{\underline{R}_1} - (I_{CBO} + \bar{I}_R)} \dots\dots\dots(๕.๒)$$

จากรูปที่ ๕.๒ ข) "ON" equation

$$I_1 + I_2 + \bar{I}_F = I_B$$

$$\frac{V_{TH} - \bar{V}_{BES}}{\underline{R}_1 + \underline{R}_{TH}} + \frac{V_{BB} - \bar{V}_{BES}}{\underline{R}_2} + \bar{I}_F = \frac{\bar{I}_C}{h_{FE}}$$

ซึ่ง \bar{I}_C หาได้จากรูปที่ ๕.๒ ก) คือ

$$\bar{I}_C = \bar{I}_{CC} - I_1$$

$$= \frac{V_{TH} - V_{CES}}{\underline{R}_{TH}} - \frac{V_{CES} - V_{BEO}}{\underline{R}_1}$$

∴ จาก "ON" equation จะได้ว่า

$$\frac{V_{CC} + \underline{R}_C(\bar{I}_{OH} - I_{CBO}) - \bar{V}_{BES}}{\underline{R}_1 + \underline{R}_C} + \frac{V_{BB} - \bar{V}_{BES}}{\underline{R}_2} + \bar{I}_F$$

$$= \frac{1}{h_{FE}} \left[\frac{V_{CC} + \underline{R}_C \bar{I}_{OL} - V_{CES}}{\underline{R}_C} - \frac{V_{CES} - V_{BEO}}{\underline{R}_1} \right]$$

$$\therefore \underline{R}_2 = \frac{(\bar{V}_{BB} - \bar{V}_{BES})}{\frac{1}{h_{FE}} \left[\frac{V_{CC} + \underline{R}_C \bar{I}_{OL} - V_{CES}}{\underline{R}_C} - \frac{V_{CES} - V_{BEO}}{\underline{R}_1} \right] - \left[\frac{V_{CC} + \underline{R}_C(\bar{I}_{OH} - I_{CBO}) - \bar{V}_{BES}}{\underline{R}_1 + \underline{R}_C} \right] - \bar{I}_F} \dots\dots\dots(๕.๓)$$

สำหรับ Q_1 "OFF" เมื่อ load แล้ว V_C ต้องไม่ต่ำกว่า V_{OH} ดังนั้น
 จากรูปที่ ๕.๒ ข)

$$\bar{R}_1 = \frac{V_{OH} - V_{BES}}{\bar{I}_1}$$

ซึ่ง

$$\bar{I}_1 = I_{CC}$$

$$= \frac{V_{TH} - V_{OH}}{\bar{R}_{TH}}$$

$$= \frac{V_{CC} + \bar{R}_C(\bar{I}_{OH} - I_{CBO}) - V_{OH}}{\bar{R}_C}$$

$$\therefore \bar{R}_1 = \frac{(V_{OH} - V_{BES}) \bar{R}_C}{V_{CC} + \bar{R}_C(\bar{I}_{OH} - I_{CBO}) - V_{OH}} \dots (๕.๔)$$

Boundary of Triggerring Circuit

สำหรับค่า R และ C ที่ใช้ใน Triggerring circuit สามารถเลือกได้โดย
 ใช้สมการต่อไปนี้¹

$$0.8 C V_P \geq K (|\bar{I}_B| \cdot \bar{t}_r + \bar{Q}_{Sb}) \dots (๕.๕)$$

$$\text{และ } 3 \bar{R} \bar{C} < \frac{T}{2} \text{ for } \bar{R} \gg \bar{R}_{TH} \dots (๕.๖)$$

ซึ่ง V_P = minimum peak voltage of clock pulse

$|\bar{I}_B|$ = maximum magnitude of base current for saturation transistor

\bar{t}_r = maximum risetime of clock pulse

\bar{Q}_{Sb} = maximum stored base charge of transistor

¹Texas Instruments, Inc., Staff, Transistor Circuit Design


T = minimum period of clock pulse
 K = safety factor (used 1.5 to 2.0)

๔.๒.๓ Transistor Logic Circuit

ในการหา worst case condition สำหรับวงจร NAND, NOR และ Inverter ของ transistor logic circuit จะมีหลักการเหมือนกันทุกประการจะแตกต่างกันเฉพาะจำนวน fan in ของวงจรเท่านั้น ซึ่งจากรูปที่ ๔.๒ สามารถเขียน equivalent circuit ได้ดังรูปที่ ๔.๓ โดยที่

n เป็นจำนวน fan in ของ NAND gate ซึ่งเป็นหนึ่งสำหรับวงจร NOR และ Inverter

m เป็นจำนวน fan in ของ NOR gate ซึ่งเป็นหนึ่งสำหรับวงจร NAND และ Inverter



ก) "OFF" Bias Circuit

ข) "ON" Bias Circuit

รูปที่ ๔.๓ Equivalent Circuit of TL Circuits for Design

Boundary of R_C

จากรูปที่ ๕.๓ ก)
$$-\frac{V_{CC}}{R_C} - \bar{R}_C I_{CC} = \bar{V}_{OH}$$

ซึ่ง
$$I_{CC} = nI_{CBO} - \bar{I}_{OH}$$

$$\therefore \bar{R}_C = \frac{V_{CC} - V_{OH}}{nI_{CBO} - \bar{I}_{OH}} \dots\dots\dots (๕.๑)$$

Boundary of R_1 and R_2

จากรูปที่ ๕.๓ ก) "OFF" equation

$$I_1 + I_2 + I_{CBO} = 0$$

$$\frac{\bar{V}_{IL} - V_{BEO}}{R_1} + \frac{V_{BB} - V_{BEO}}{\bar{R}_2} + I_{CBO} = 0$$

$$\therefore \bar{R}_2 = \frac{V_{BB} - V_{BEO}}{\left[\frac{\bar{V}_{IL} - V_{BEO}}{R_1} \right] - I_{CBO}} \dots\dots\dots (๕.๒)$$

จากรูปที่ ๕.๓ ข) "ON" equation

$$I_1 + I_2 = I_B$$

$$= \frac{\bar{I}_C}{h_{FE}}$$

$$= \frac{I_{CC} + \bar{I}_{OL}}{h_{FE}}$$

$$\therefore \frac{V_{IH} - \left[\bar{V}_{BES} + (m-1)\bar{V}_{CES} \right]}{R_1} + \frac{V_{BB} - \left[\bar{V}_{BES} + (m-1)\bar{V}_{CES} \right]}{R_2} = \frac{1}{h_{FE}} \left[\frac{V_{CC} - mV_{CES}}{R_C} + \bar{I}_{OL} \right]$$

$$\text{หรือ } R_2 = \frac{\bar{V}_{BB} - [\bar{V}_{BES} + (m-1)\bar{V}_{CES}]}{\frac{V_{IH} - [\bar{V}_{BES} + (m-1)\bar{V}_{CES}]}{R_1} + \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - mV_{CES}}{R_C} + \bar{I}_{OL} \right]} \dots\dots\dots (๕.๙)$$


การหาค่าสูงสุดของ I_{IH} ที่ input voltage V_{IH} ที่กำหนด ดังนั้น จะได้ว่า

$$\frac{V_{IH} - [\bar{V}_{BES} + (m-1)\bar{V}_{CES}]}{R_1} = \bar{I}_{IH}$$


$$\text{นั่นคือ } \bar{I}_{IH} = \frac{V_{IH} - [\bar{V}_{BES} + (m-1)\bar{V}_{CES}]}{R_1} \dots\dots\dots (๕.๑๐)$$

๕.๒.๔ Diode Logic Circuits

สำหรับวงจร DL circuits มี component ที่จะต้องหาค่าเพียงตัวเดียว ซึ่งจากรูปที่ ๕.๓ ก) และ ๕.๓ ข) สามารถเขียน equivalent circuit ทา worst case condition ได้ดังรูปที่ ๕.๔ และ ๕.๕ ตามลำดับ โดยที่ n หมายถึงจำนวน fan in ของวงจรถ




ก) High Output Level




ข) Low Output Level

รูปที่ ๕.๔ Equivalent Circuit of DL OR Circuit for Design



ก) High Output Level



ข) Low Output Level

รูปที่ ๕.๕ Equivalent Circuit of DL AND Circuit for Design

เนื่องจาก Diode logic circuit เป็นวงจรประเภท passive logic ซึ่งไม่สามารถ improve noise margin ได้ กระแสและแรงดันทาง input และ output ไม่แยกกัน โดยเด็ดขาดเหมือนวงจรทรานซิสเตอร์ และมีปัญหายุ่งยากในการออกแบบมาก ถ้าใช้มากกว่าหนึ่งระดับขึ้นไป ทั้งนี้เพราะระดับแรงดันออก (output voltage) จะมีความแตกต่างกันน้อยลงเรื่อย ๆ จนกระทั่งไม่สามารถใช้แทนระดับ logic ได้ ดังนั้นเพื่อตัดปัญหาในการออกแบบ จะใช้วงจร DL Circuit เพียงระดับเดียวเท่านั้น

คือทาง input จะถูก drive ด้วยวงจร TL หรือ DTL Circuit ซึ่งมี V_{OH} สูงกว่าปกติซึ่งเพียงพอที่ทำให้ V_{OH} ของวงจร DL Circuit อยู่ในระดับปกติได้ ซึ่ง

$$\left. \begin{aligned} \bar{V}_{IH} &= V_{OH} \\ \bar{V}_{IL} &= \bar{V}_{OL} + \bar{V}_F \end{aligned} \right\} \text{สำหรับวงจร OR gate(๕.๑๑)}$$

$$\text{และ } \left. \begin{aligned} \bar{V}_{IH} &= \bar{V}_{OH} - \bar{V}_F \\ \bar{V}_{IL} &= \bar{V}_{OL} - \bar{V}_F \end{aligned} \right\} \text{สำหรับวงจร AND gate ... (๕.๑๖)}$$

Boundary of R_1 for OR circuit

$$\text{จากรูป ๕.๔ ก) } \bar{V}_{OH} = \bar{V}_{CC} - I_1 \bar{R}_1$$

$$\downarrow \\ I_1 = -\bar{I}_{OH}$$

$$\therefore \bar{V}_{OH} = \bar{V}_{CC} + \bar{I}_{OH} \bar{R}_1$$

$$\text{หรือ } \bar{R}_1 = \frac{\bar{V}_{OH} - \bar{V}_{CC}}{\bar{I}_{OH}} \dots \dots \dots (๕.๑๓)$$

จากรูป ๕.๔ ข)

$$\bar{I}_{IL} = I_F$$

$$\downarrow \\ I_F = -(\bar{I}_{OL} + I_1)$$

$$\therefore -\bar{I}_{IL} = \frac{\bar{I}_{OL} + \bar{V}_{CC} + \bar{V}_F - \bar{V}_{IL}}{\bar{R}_1}$$

$$\text{หรือ } \bar{R}_1 = -\frac{\bar{V}_{CC} + \bar{V}_F - \bar{V}_{IL}}{\bar{I}_{IL} + \bar{I}_{OL}} \dots \dots \dots (๕.๑๔)$$

Boundary of R_2 for AND circuit

จากรูป ๕.๕ ก)

$$\bar{I}_{IH} = I_F$$

$$\text{ซึ่ง } I_F = - \left[(n-1)I_R + \bar{I}_{OH} + I_2 \right]$$

$$\therefore - \bar{I}_{IH} = (n-1)I_R + \bar{I}_{OH} + \frac{\bar{V}_{BB} - V_{OH}}{R_2}$$

$$\text{หรือ } R_2 = - \frac{\bar{V}_{BB} - V_{OH}}{(n-1)I_R + \bar{I}_{IH} + \bar{I}_{OH}} \dots\dots\dots (๕.๑๕)$$

จากรูป ๕.๕ ข)

$$V_{BB} - I_2 \bar{R}_2 = \bar{V}_{OL}$$


$$\text{ซึ่ง } I_2 = - \bar{I}_{OL} - \bar{I}_{IL}$$

$$\therefore V_{BB} + (\bar{I}_{OL} + \bar{I}_{IL})\bar{R}_2 = \bar{V}_{OL}$$

$$\text{หรือ } \bar{R}_2 = \frac{\bar{V}_{OL} - V_{BB}}{\bar{I}_{IL} + \bar{I}_{OL}} \dots\dots\dots (๕.๑๖)$$

๕.๒.๕ Diode Transistor Logic Circuit


จากวงจรรูปที่ ๕.๕ ก) และ ข) สามารถเขียน equivalent circuit สำหรับหา worst case condition ได้ดังรูปที่ ๕.๖ และ ๕.๗ ตามลำดับ ซึ่ง n หมายถึงจำนวน fan in ของวงจร



၈) "ON" Bias Circuit

၉) "OFF" Bias Circuit

ပုံ ၁.၆ Equivalent Circuit of DTL NOR Gate for Design



၈) "ON" Bias Circuit

၉) "OFF" Bias Circuit

ပုံ ၁.၇ Equivalent Circuit of DTL NAND Gate for Design

Boundary of R and R_C for NOR circuit

ขอบเขตของการเลือกค่า R จะมีลักษณะเช่นเดียวกับวงจร DL OR circuit ซึ่งจากสมการ (๕.๑๓) และสมการ (๕.๑๔) แทน $\bar{V}_{OH} = \bar{V}_{IH}$, $\bar{I}_{OH} = -\bar{I}_1$ และ $\bar{I}_{OL} = 0$ จะได้ว่า

$$\bar{R} = \frac{\bar{V}_{IH} - \bar{V}_{CC}}{\bar{I}_1} \quad \dots\dots\dots(๕.๑๖)$$

$$\text{และ } \underline{R} = - \frac{\bar{V}_{CC} + \bar{V}_F - \bar{V}_{IL}}{\bar{I}_{IL} - (n-1)\underline{I}_R} \quad \dots\dots\dots(๕.๑๗)$$

ส่วนค่า R_C จะมีขอบเขตเช่นเดียวกับกับวงจร TL circuit ซึ่งจากสมการ (๕.๑) แทน $m = n = 1$ และ $\bar{I}_{IH} = \bar{I}_1$ จะได้ว่า

$$\bar{R}_C = \frac{\bar{V}_{CC} - \bar{V}_{OH}}{I_{CBO} - \bar{I}_{OH}} \quad \dots\dots\dots(๕.๑๘)$$

Boundary of R_1 and R_2 for NOR circuit

จากรูป ๕.๑ ก) "ON" equation

$$I_1 + I_2 = I_B$$

$$\begin{aligned} \therefore \frac{\bar{V}_{CC} - \bar{V}_{CES}}{\bar{R}_1 + \bar{R}} + \frac{\bar{V}_{BB} - \bar{V}_{CES}}{\underline{R}_2} &= \frac{I_{CC} + \bar{I}_{OL}}{h_{FE}} \\ &= \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - \bar{V}_{CES}}{\underline{R}_C} + \bar{I}_{OL} \right] \end{aligned}$$

$$\therefore \underline{R}_2 = \frac{\bar{V}_{BB} - \bar{V}_{CES}}{- \left[\frac{\bar{V}_{CC} - \bar{V}_{CES}}{\bar{R}_1 + \bar{R}} \right] + \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - \bar{V}_{CES}}{\underline{R}_C} + \bar{I}_{OL} \right]} \quad \dots\dots\dots(๕.๒๐)$$

จากรูป ๕.๖ ข) "OFF" equation

$$I_1 + I_2 + I_{CBO} = 0$$

$$\therefore \frac{(\bar{V}_{IL} - \bar{V}_F) - V_{BEQ}}{R_1} + \frac{V_{BB} - V_{BEQ}}{R_2} + I_{CBO} = 0$$

$$\therefore \bar{R}_2 = \frac{V_{BB} - V_{BEQ}}{-\left[\frac{\bar{V}_{IL} - \bar{V}_F - V_{BEQ}}{R_1} + I_{CBO}\right]} \dots\dots\dots (๕.๒๑)$$

Boundary of R_C for NAND circuit

ขอบเขตของ R_C จะมีลักษณะเช่นเดียวกับวงจร TL circuit ซึ่งจากสมการที่ (๕.๑) แทน $m = n = 1$ จะได้ว่า

$$\bar{R}_C = \frac{V_{CC} - V_{OH}}{I_{CBO} - \bar{I}_{OH}} \dots\dots\dots (๕.๒๒)$$

Boundary of R_1 and R_2 for NAND circuit

จากรูปที่ ๕.๖ ก) "ON" equation

$$I_1 + I_2 = I_B$$

$$\therefore \frac{V_{IH} + \bar{V}_F - \bar{V}_{BES}}{R_1} + \frac{\bar{V}_{BB} - \bar{V}_{CES}}{R_2} = \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - V_{CES}}{R_C} + \bar{I}_{OL} \right]$$

$$\therefore \bar{R}_2 = \frac{\bar{V}_{BB} - \bar{V}_{BES}}{-\left[\frac{V_{IH} + \bar{V}_F - \bar{V}_{BES}}{R_1}\right] + \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - V_{CES}}{R_C} + \bar{I}_{OL} \right]} \dots\dots\dots (๕.๒๓)$$

กระแสทาง input

$$I_F = \bar{I}_{IH}$$

$$I_1 - (n-1)I_R = \bar{I}_{IH}$$

$$\therefore \frac{V_{IH} + V_F - V_{BES}}{R_1} = \bar{I}_{IH} + (n-1)I_R$$

$$\text{หรือ } \bar{I}_{IH} = \frac{V_{IH} + V_F - V_{BES}}{R_1} - (n-1)I_R \dots (๕.๒๔)$$

จากรูปที่ ๕.๑ ข) "CFF" equation

$$I_1 + I_2 + I_{CBO} = 0$$


$$\therefore \frac{\bar{V}_{IL} + V_F - V_{BEO}}{R_1} + \frac{V_{BB} - V_{BEO}}{R_2} + I_{CBO} = 0$$

$$\text{หรือ } R_2 = \frac{V_{BB} - V_{BEO}}{-\left[\frac{\bar{V}_{IL} + V_F - V_{BEO}}{R_1} + I_{CBO}\right]} \dots (๕.๒๕)$$

๕.๒.๖ Exclusive - OR Circuit

วงจร Exclusive - OR ดังรูปที่ ๕.๕ จะมีขอบเขตการใช้งานที่จำกัดมาก เช่นเดียวกับ DL circuit ทั้งนี้เพราะมีกระแสทาง input และ output ร่วมกัน ดังนั้น load current จะถูกจำกัดด้วย input current และอีกประการหนึ่งแรงดันที่ใช้แทนระดับ logic ทั้งสองเปลี่ยนแปลงได้ไม่มากนัก เพราะในขณะที่วงจรมี input อยู่ที่ระดับเดียวกัน ถ้าค่าสูงสุดและต่ำสุดแตกต่างกันมากเกินไปจะทำให้ทรานซิสเตอร์ทั้งสองตัวไม่อยู่ในสภาพ "OFF" ผลทำให้แรงดัน output ที่ระดับ high ต่ำลง วงจร Exclusive - OR แบบนี้ไม่เหมาะที่จะใช้ประกอบวงจรโดยตรงเพราะเหตุดังที่กล่าวมา ดังนั้นในการใช้งานจริง ๆ จะต้องมียังวงจร inverter driver ต่อเข้ากับ input ทั้งสองของวงจรด้วยเสมอ

จากวงจรรูปที่ ๔.๕ สามารถเขียน Equivalent circuit สำหรับหา worst-case condition ได้ดังรูปที่ ๔.๘ ซึ่งสมมุติให้ $(\bar{V}_{IH} - V_{IH}) = (\bar{V}_{IL} - V_{IL})$ ซึ่งมีค่าน้อยกว่า $(\bar{V}_{IH} - \bar{V}_{IL})$ มาก



ก) "ON" Bias circuit

ข) "OFF" Bias circuit

รูปที่ ๔.๘ Equivalent Circuit of Exclusive-OR Gate for Design

Boundary of R_C

จากรูปที่ ๔.๘ ข)

$$I_{CC} \bar{R}_C = V_{CC} - V_{OH}$$

$$\therefore \bar{R}_C = \frac{V_{CC} - V_{OH}}{2I_{CBO} - \bar{I}_{OH}} \dots \dots \dots (๔.๒๖)$$

การหาค่า \bar{I}_{IL} จากรูป ๔.๘ ก) จะได้ว่า

$$\bar{I}_{IL} = I_E$$

$$\text{ซึ่ง } \bar{I}_{IL} = \left(1 + \frac{1}{h_{EE}}\right) \left[\frac{V_{CC} - V_{CES} - V_{IL}}{R_C} + \bar{I}_{OL} \right] \dots \dots \dots (๔.๒๗)$$

Boundary of R_1 and R_2

จากรูป ๕.๘ ก) "ON" equation

$$I_1 + I_2 = I_B$$

$$\frac{V_{IH} - V_{BES} - V_{IL}}{\bar{R}_1} + \frac{V_{BB} - V_{BES} - V_{IL}}{\bar{R}_2} = \frac{1}{h_{FE}} \left[\frac{V_{CC} - V_{CES} - V_{IL}}{R_C} + \bar{I}_{OL} \right]$$

$$\therefore \bar{R}_2 = \frac{V_{BB} - V_{BES} - V_{IL}}{-\left[\frac{V_{IH} - V_{BES} - V_{IL}}{\bar{R}_1} \right] + \frac{1}{h_{FE}} \left[\frac{V_{CC} - V_{CES} - V_{IL}}{R_C} + \bar{I}_{OL} \right]} \dots (๕.๒๘)$$

จากรูป ๕.๘ ข) "OFF" equation

$$I_1 + I_2 + I_{CBO} = 0$$

$$\frac{V_{IL} - V_{BEO} - V_{IL}}{\bar{R}_1} + \frac{V_{BB} - V_{BEO} - V_{IL}}{\bar{R}_2} + I_{CBO} = 0$$

$$\therefore \bar{R}_2 = \frac{V_{BB} - V_{BEO} - V_{IL}}{-\left[\frac{V_{IL} - V_{BEO} - V_{IL}}{\bar{R}_1} + I_{CBO} \right]} \dots (๕.๒๙)$$


กระแสทาง input ขณะได้รับ V_{IH}

$$\bar{I}_{IH} = \frac{V_{IH} - V_{BES} - V_{IL}}{\bar{R}_1} \dots (๕.๓๐)$$

๕.๒.๑ Pulse - OR Circuit

จากรูปที่ ๕.๖ สามารถเขียน equivalent circuit เพื่อหา worst case condition ได้ดังรูปที่ ๕.๙ โดยที่ n หมายถึงจำนวน fan in ของวงจร และเวลาที่ทรานซิสเตอร์ "ON" (t) ไม่เกิน 0.35 เท่าของค่า time constant ของวงจรทาง

input ซึ่งเป็นจุดที่กระแสและแรงดันที่จุด A ลดลง 0.7 เท่าจากค่าสูงสุด



ก) "ON" Bias circuit

ข) "OFF" Bias circuit

รูปที่ ๕.๗ Equivalent Circuit of Pulse-OR Gate for Design

Boundary of RC

ขอบเขตของ RC จะมีลักษณะเช่นเดียวกับวงจร TL circuit ซึ่งจากสมการที่ (๕.๖) แทน $m = n = 1$

$$\bar{R}_C = \frac{V_{CC} - V_{OH}}{I_{CBO} - \bar{I}_{OH}} \dots\dots\dots (๕.๓๑)$$

Boundary R_1 and R_2

จากรูปที่ ๕.๔ ก) "ON" equation

$$I_1 + I_2 = (n-1)I_R + I_B$$

$$\frac{0.7(\bar{V}_{IH} - \bar{V}_{IL}) - \bar{V}_{BES}}{\bar{R}_1} + \frac{\bar{V}_{BB} - \bar{V}_{BES}}{\bar{R}_2} = (n+1)I_R + \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - V_{CES}}{\bar{R}_C} + \bar{I}_{OL} \right]$$

$$\therefore \bar{R}_2 = \frac{\bar{V}_{BB} - \bar{V}_{BES}}{\left[\frac{0.7(\bar{V}_{IH} - \bar{V}_{IL}) - \bar{V}_{BES}}{\bar{R}_1} \right] + \frac{1}{h_{FE}} \left[\frac{\bar{V}_{CC} - V_{CES}}{\bar{R}_C} + \bar{I}_{OL} \right] + (n+1)I_R} \quad \dots (๕.๓๒)$$

จากรูปที่ ๕.๔ ข) "OFF" equation

$$I_1 + I_2 + I_{CBO} = 0$$

$$\frac{\bar{V}_F - V_{BEO}}{\frac{\bar{R}_1}{n}} + \frac{\bar{V}_{BB} - V_{BEO}}{\bar{R}_2} + I_{CBO} = 0$$

$$\therefore \bar{R}_2 = \frac{\bar{V}_{BB} - V_{BEO}}{\left[\frac{n(\bar{V}_F - V_{BEO})}{\bar{R}_1} + I_{CBO} \right]} \quad \dots (๕.๓๓)$$

Input current ขณะได้รับแรงดัน V_{IH} ที่กำหนด

$$\bar{I}_{IH} = \frac{\bar{V}_{IH} - \bar{V}_{IL} - \bar{V}_{BES}}{\bar{R}_1} \quad \dots (๕.๓๔)$$

Boundary of C

โดยทำนองเดียวกับวงจร triggering ของ Flip-Flop ซึ่งสามารถ
ประยุกต์จากสมการที่ (๕.๕) และ (๕.๖) ได้ดังนี้

$$0.8 C \left| \bar{V}_{IH} - \bar{V}_{IL} \right| \geq K \left(\bar{I}_{IH} \left(\bar{t}_r + \bar{Q}_{SB} \right) \right) \dots\dots\dots (๕.๓๕)$$

$$\text{และ } 3 \bar{R}_1 C < \frac{T}{2} \dots\dots\dots (๕.๓๖)$$

โดยที่ถือว่า $\bar{R}_S \ll \bar{R}_1$ และ $\bar{R}_1 \ll \bar{R}_2 // \bar{R}_r$ ซึ่ง \bar{R}_S หมายถึง source resistance ที่ input \bar{V}_{IL} และ \bar{R}_r หมายถึง reverse resistance ของไดโอด

๕.๒.๘ Display Circuit

Worst case condition ของวงจร display circuit ดังรูปที่ ๕.๗ สามารถหาได้โดยใช้ equivalent circuit ดังรูปที่ ๕.๑๐

Boundary of R

การเลือกค่า R จะขึ้นอยู่กับกระแสที่ใช้จุดหลอดไฟให้สว่างซึ่งจะต้องอยู่ในขอบเขตดังนี้คือ


$$\bar{R} = \frac{\bar{V}_{CC} - \bar{V}_L - \bar{V}_{CES2}}{\bar{I}_L} \dots\dots\dots (๕.๓๗)$$

$$\underline{R} = \frac{\bar{V}_{CC} - \bar{V}_L - \underline{V}_{CES2}}{\bar{I}_L} \dots\dots\dots (๕.๓๘)$$

Boundary of R_C

R_C จะมีขอบเขตดังนี้

$$\bar{R}_C = \frac{\bar{V}_{CC} - \bar{V}_{BES2}}{\frac{1}{h_{FE2}} \left[\frac{\bar{V}_{CC} - \bar{V}_L - \underline{V}_{CES2}}{\underline{R}} \right] + I_{CBO1}} \dots\dots (๕.๓๙)$$



ก) Lamp "OFF" Circuit

ข) Lamp "ON" Circuit

รูปที่ ๕.๑๐ Equivalent Circuit of Display Circuit for Design

Boundary of R_1 and R_2

ความสัมพันธ์ R_1 และ R_2 จะมีลักษณะเดียวกันกับวงจร TL circuits ซึ่ง
 จากสมการที่ (๕.๘), (๕.๙) และ (๕.๑๐) แทน $m = n = 1$, $I_{CBO} = I_{CBO1}$ และ
 $\bar{I}_{OL} = I_{CBO2}$ จะได้ว่า

$$\bar{R}_2 = \frac{V_{BB} - V_{BE0}}{-\left[\frac{\bar{V}_{IL} - V_{BE0}}{R_1}\right] - I_{CBO1}} \dots\dots\dots(๕.๑๐)$$

$$\underline{R}_2 = \frac{\bar{V}_{BB} - \bar{V}_{BES1}}{-\frac{V_{IH} - \bar{V}_{BES1}}{\bar{R}_1} + \frac{1}{\frac{h}{FE1} \left[\frac{\bar{V}_{CC} - V_{CES1}}{\underline{R}_C} + I_{CBO2} \right]}} \dots\dots(๕.๕๑)$$

$$\text{ซึ่ง } \bar{I}_{IH} = \frac{V_{IH} - \bar{V}_{BES1}}{\underline{R}_1} \dots\dots\dots(๕.๕๒)$$

๕.๒.๘ Clock Generator Circuit .

สำหรับวงจร clock ดังรูปที่ ๕.๘ ในส่วนที่เป็นวงจร flip-flop จะมีหลักการออกแบบเช่นเดียวกับหัวข้อที่ ๕.๒.๑ สำหรับในส่วนที่เป็น Astable circuit การเลือก collector resistor R_C จะมีหลักการพิจารณาเช่นเดียวกับวงจร flip-flop และค่า R จะเลือกได้ ที่ทราบซีสเตอร์ "ON" ได้โดยที่ ²

$$R_A < \frac{h}{FE} R_C \dots\dots\dots(๕.๕๓)$$

และโดยการกำหนดคาบ (period) ของสัญญาณออกที่ต้องการ (T) สามารถหาค่า C โดยประมาณได้ดังนี้ ³

$$C_A \approx \frac{T}{1.38R} \dots\dots\dots(๕.๕๔)$$

ส่วน R และ C ซึ่งใช้สำหรับ trig วงจร flip flop สามารถประมาณได้ ดังนี้ ⁴

$$C > \frac{Q_{sb}}{V_{CC}} \dots\dots\dots(๕.๕๕)$$

²Jacob Millman and Herbert Taub, Pulse, Digital and Switching Waveforms (Tokyo, McGraw-Hill Kogakusha, Ltd., 1965) p. 441

³J. Millman and H. Taub, Ibid., p. 440



⁴Texas Instruments Inc., Staff, Ibid., p. 376

$$3 RC < \frac{T}{2} \dots\dots\dots (๕.๔๖)$$

โดยที่ $R \gg R_C$ และ $C \ll C_A$

๕.๒.๑๐ Diode Matrix Decoder

วงจร Diode Decoder มีลักษณะดังรูปที่ ๕.๓๑ จะมีหลักการทำงานเช่นเดียวกับวงจร DL AND gate รูปที่ ๕.๓ ซึ่งต่อใช้งานแบบ two-level-logic สามารถ



ก) High Output Level

ข) Low Output Level

รูปที่ ๕.๑๑ Equivalent Circuit of Diode Matrix Decoder for Design

เขียน equivalent circuit เพื่อหา worst case condition ได้ดังรูปที่ ๕.๑๑ ซึ่งสามารถหาขอบเขตของ R_1 และ R_2 ได้ดังนี้

Logic Voltages

$$\left. \begin{aligned} V_{IH} &= V_{OH} - 2V_F \\ V_{IL} &= V_{OL} - 2V_F \end{aligned} \right\} \dots\dots\dots (๕.๔๗)$$

Boundary of R_1 and R_2

$$\underline{R}_2 = \frac{\bar{V}_{OH} - \bar{V}_{BB}}{\frac{4}{15} \left[\frac{\bar{V}_{CC} - \bar{V}_{IH}}{\bar{R}_1} + \bar{I}_{IH} + \frac{5}{2} I_R \right] + \bar{I}_{OH}} \quad \dots\dots (๕.๔๘)$$

$$\text{และ } \bar{R}_2 = \frac{\bar{V}_{OL} - \bar{V}_{BB}}{4 \left[\frac{\bar{V}_{CC} - \bar{V}_{IL}}{\bar{R}_1} + \bar{I}_{IL} - \frac{5}{2} I_R \right] + \bar{I}_{OL}} \quad \dots\dots (๕.๔๙)$$

๕.๓ Specification of Designs

๕.๓.๑ System Specification

วงจรที่ออกแบบเพื่อใช้ในการวิจัยนี้ จะมีขอบเขตของการทำงานทั่ว ๆ ไป ดังกำหนดในตารางที่ ๕.๑ ซึ่งเลือกใช้ทรานซิสเตอร์แบบ PNP สำหรับสร้างวงจร

๕.๓.๒ Circuit Parameters

อุปกรณ์อิเล็กทรอนิกส์ที่ใช้ในการสร้างเครื่องมือประกอบการวิจัยนี้ได้เลือกใช้ทรานซิสเตอร์ ไคโอด รีซิสเตอร์และแคปปาซิเตอร์ที่มีราคาถูกและหาได้ง่ายในท้องตลาด และเนื่องจากความเร็วของการทำงานไม่มากนัก ดังนั้นจึงเลือกใช้ทรานซิสเตอร์เบอร์ 2SB56 สำหรับวงจร flip flop และ gate ทั่วไป และทรานซิสเตอร์ 2N404 สำหรับวงจรที่เกี่ยวข้องกับ clock pulse เพราะต้องการ rise time น้อย ไคโอดใช้เบอร์ 1N34 รีซิสเตอร์แบบ carbon มีเปอร์เซ็นต์ความผิดพลาด $\pm 10\%$ และแคปปาซิเตอร์แบบ Mylar สำหรับหลอดไฟได้เลือกใช้หลอดเบอร์ 49 ซึ่งกินกระแสต่ำพอที่จะใช้ทรานซิสเตอร์ 2SB56 หรือ 2N404 drive ได้ จากคุณสมบัติของอุปกรณ์ต่าง ๆ ซึ่ง

แสดงไว้ในคู่มือของบริษัทผู้ผลิต สามารถสรุปใช้เป็นค่าสำหรับ worst case design ได้ดังตารางที่ ๕.๒

System Characteristics	Symbol	Limits			Units
		Min.	Typ.	Max.	
Power Supply					
Collector Supply	V_{CC}	-4.8	-5.0	-5.2	V
Base Supply	V_{BB}	+4.8	+5.0	+5.2	V
Ambient Temperater	T_A	10	25	40	$^{\circ}C$
Logic Voltages					
Level "1"	V_L			-0.6	V
Level "0"	V_H	-3.0			V
D.C Noise Margin					
Level "1"	V_{ML}		-100		mV
Level "0"	V_{MH}		+100		mV
Clock Pulse					
Rise and Fall Time	t_r			5	μ sec
Pulse Width	t_w			0.4	sec
Period	T	0.8	1.0	1.2	sec

ตารางที่ ๕.๑ Specification of Logic System

Characteristics	Symbols	Conditions	Worst-Case Values		Units
			Min.	Max.	
<u>Transistor 2SB56 and 2N404</u>					
DC. Current Gain	h_{FE}	$I_C \leq -12\text{mA}$	30		
		$I_C > -12\text{mA}$	24		
Collector-Emitter Saturation Voltage	V_{CES}	$I_C \leq -12\text{mA}$	-0.02	-0.15	V
		$I_C > -12\text{mA}$	-0.05	-0.2	V
Base-Emitter Saturation Voltage	V_{BES}	$I_C \leq -12\text{mA}$	-0.25	-0.35	V
		$I_C > -12\text{mA}$	-0.3	-0.4	V
Collector Cutoff Current	I_{CBO}	$V_{CBO} = -5\text{V}$		-30	μA
Base-Emitter Cutoff Voltage	V_{BEO}		0.1		V
Store Base Charge	Q_{sb}			1400	pC
Transition Frequency	f_T	2N404	4.0		MHz
		2SB56	1.0		MHz
Output Capacitance	C_{ob}	2N404		20	pF
		2SB56		35	pF
<u>Diode 1N34</u>					
Reverse Current	I_R	$V_R = -5\text{V}$		-30	μA
Forward Voltage	V_F	$I_F < 2.5\text{mA}$	0.1	0.4	V

Characteristics	Symbols	Conditions	Worst-Case Values		Units
			Min.	Max.	
<u>Resistor</u>					
Tolerance				± 10	%
<u>Display Lamp # 49</u>					
Voltage	V_L			2.0	V
Current	I_L		45	75	mA

ตารางที่ ๕.๒ Circuit Parameters for Designs (cont.)

๕.๓.๓ Circuit Specification

ในการเลือกค่าอุปกรณ์ในวงจรแต่ละวงจรจะแตกต่างกันไป ซึ่งจะขึ้นอยู่กับสภาพการใช้งานในส่วนต่าง ๆ ของระบบ สิ่งที่ใช้เป็นตัวกำหนดสำหรับ dc. worst case design ของวงจรคือ output voltage level จำนวน fan out หรือ load current และ noise margin สำหรับความเร็วจะถูกกำหนดด้วยขอบเขตการทำงานของทรานซิสเตอร์ที่ใช้งาน ในกรณีที่ต้องการให้มีความเร็วสูงขึ้นจะต้องใช้ speed up capacitor เข้าช่วย ซึ่งในการวิจัยนี้ไม่จำเป็นต้องมีเพราะความเร็วที่ใช้ต่ำมาก (ประมาณ 1 Hz)

โดยการสำรวจสภาพการใช้งานของวงจรแต่ละวงจรทั้งระบบ สามารถกำหนดขอบเขตที่จะใช้ในการเลือกค่าอุปกรณ์ได้ ดังตารางที่ ๕.๓ ซึ่งค่าของ output logic voltage V_{OH} และ V_{OL} หมายถึงระดับแรงดันต่ำสุดที่ high level และสูงสุดที่ low level ของวงจรในขณะที่มี load current สูงสุด I_{OH} และ I_{OL} ตามลำดับ และค่า load current จะเท่ากับหรือมากกว่าผลรวมของ I_{IH} และ I_{IL} ของวงจรที่เป็น load ทั้งหมดในขณะที่ใช้งาน สำหรับค่า I_{IH} และ I_{IL} ของวงจรหนึ่ง ๆ หมายถึงค่า

input current สูงสุดของแต่ละ input ที่ระดับแรงดันของ input มีค่าเท่ากับ V_{OH} และ V_{OL} ของวงจรที่เป็น source ของวงจรนั้น ๆ กระแสที่มีเครื่องหมายเป็นลบจะหมายถึงกระแสที่ไหลออกจากวงจรที่กำลังพิจารณาอยู่

Circuits	Input Constants			Output Constants			
	Fan In	\bar{I}_{IH} mA	\bar{I}_{IL} mA	V_{OH} V	V_{OL} V	\bar{I}_{OH} mA	\bar{I}_{OL} mA
A) <u>Memory Unit</u>							
1. Memory Register;							
Flip-Flop	2	-0.03	0.03	-3.0	-0.15	1.0	-1.5
Display Circuit	1	-0.5	-	-	-	-	-
Write Gate	3	-0.3	-	-3.0	-0.15	-	-5.0
Read Gate Driver	1	-0.8	-	-	-0.2	-	-9.6
2. CP and STO Driver	1	-0.65	-	-3.0	-0.2	5.0	-
3. Data Input Driver	1	-0.5	-	-3.0	-0.15	1.0	-0.5
4. Data Output Gate/Driver	8	-	1.2	-3.0	-0.15	0.25	-0.1
B) <u>Arithmetic Unit</u>							
1. Memory Buffer Register;							
Flip Flop	3	-0.03	0.03	-3.0	-0.15	4.5	-
Display Circuit	1	-0.5	-	-	-	-	-
Data Input Control Gate	3	-0.5	-	-3.0	-0.15	-	-5.0
Clear Circuit	1	-0.8	-	-3.0	-0.15	3.0	-

Circuits	Input Constants			Output Constants			
	Fan In	\bar{I}_{IH} mA	\bar{I}_{IL} mA	V_{OH} V	V_{OL} V	\bar{I}_{OH} mA	\bar{I}_{OL} mA
2. Complement Control Gate;							
Data Input Driver	1	-0.65		-3.0	-0.15	0.8	-4.0
Control Input Gate	1	-3.0	-	-3.0	-0.2	-	-32
Exclusive OR Gate	2	-0.65	-	-3.0	-0.35	1.0	-
3. Accumulator;							
Flip Flop for Numerical Data	3	-0.03	0.03	-3.0	-0.15	1.0	-
Flip Flop for Sign Bit	3	-0.03	0.03	-3.0	-0.15	2.0	-
Display Circuit	1	-0.5	-	-	-	-	-
Data Input Control Gate	3	-0.5	-	-3.0	-0.15	-	-5.0
Clear Circuit	1	-0.8	-	-3.0	-0.15	3.0	-
4. Parallel Adder Gate;							
Input Inverter/Driver	1	-0.8	-	-3.0	-0.15	1.0	-7.5
Exclusive OR Gate	2	-0.65	-	-3.0	-0.45	1.0	-4.0
DTL NAND Gate	2	-0.5	-	-3.5	-0.15	1.0	-
DL AND Gate	2	-1.0	-0.03	-3.0	-0.15	0.8	-
Inverter for \overline{SUM}	1	-0.5	-	-3.0	-0.15	0.6	-
5. Overflow Checker Circuit;							
TL NOR Gate No.2 and 3	3	-0.5	-	-3.0	-0.45	0.5	-
TL OR Gate No.5	2	-0.5	-	-3.0	-0.15	0.5	-
TL AND Gate No.3	3	-0.5	-	-3.0	-0.15	-	-5.0

Circuits	Input Constants			Output Constants			
	Fan In	\bar{I}_{IH} mA	\bar{I}_{IL} mA	V_{OH} V	V_{OL} V	\bar{I}_{OH} mA	\bar{I}_{OL} mA
6. Overflow Flip Flop Circuit	1	-0.03	0.03	-3.0	-0.15	1.0	-
C) <u>Instruction Control Unit</u>							
1. Program Register; Flip Flop	3	-0.03	0.03	-3.0	-0.15	4.0	-
Display Circuit	1	-0.5	-	-	-	-	-
Data Input Control Gate	2	-0.5	-	-3.0	-0.15	-	-5.0
Clear Circuit	1	-3.0	-	-3.0	0	3.0	-
2. Address Register; Flip Flop	3	-0.03	0.03	-3.0	-0.15	2.5	-
Display Circuit	1	-0.5	-	-	-	-	-
Clear Circuit	1	-3.0	-	-3.0	0	3.0	-
3. Function Decoder Circuit	8	-	25	-3.0	-0.35	1.5	-
4. Address Decoder Circuit	8	-	25	-3.0	-0.35	1.5	-
5. Data Transfer Gate; Gate No.1, 3 and 4							
Data Input	8	-2.0	-	-	-0.35	-	-25
Control Input	1	-5.0	-	-	-	-	-100

Circuits	Input Constants			Output Constants			
	Fan In	\bar{I}_{IH} mA	\bar{I}_{IL} mA	\bar{V}_{OH} V	\bar{V}_{OL} V	\bar{I}_{OH} mA	\bar{I}_{OL} mA
Gate No. 2							
Data Input	8	-1.2	-	-	-0.35	-	-12
Control Input	1	-3.5	-	-	-	-	-48
6. Indicator Circuit;							
Display Circuit	1	-0.5	-	-	-	-	-
Clock Driver (for blink)	1	-0.5	-	-3.0	-0.15	1.5	-
7. Instruction Control							
Gate;							
TL AND Gate No.1	3	-0.5	-	-3.0	-0.15	-	-5.0
No.2, 4 and 5	2	-0.5	-	-3.0	-0.15	3.0	-
TL OR Gate No.1, 2, 3 and 4	2	-0.5	-	-3.0	-0.15	4.0	-
TL NOR No. 1	2	-3.0	-	-3.0	-0.3	5.0	-
No. 4	3	-0.5	-	-3.0	-0.45	0.7	-
No. 5	4	-0.5	-	-3.0	-0.6	0.7	-
No. 6	3	-3.0	-	-3.0	-0.45	4.0	-

Circuits	Input Constants			Output Constants			
	Fan In	\bar{I}_{IH} mA	\bar{I}_{IL} mA	V_{OH} V	V_{OL} V	\bar{I}_{OH} mA	\bar{I}_{OL} mA
D) <u>Sequence Control Unit</u>							
1. Clock Generator;							
Astable Circuit	-	-	-	-3.0	-0.15	0.5	-
Flip Flop	2	-0.5	-	-3.0	-0.15	1.0	-
Output Driver	1	-0.8	-	-	-	-	-5.0
2. Timing Control;							
Circuit							
Flip Flop	1	-	-	-3.0	-0.15	1.0	-
Pulse OR Gate	3	-0.7	-	-	-	-	-5
Clock Input Driver/ Inverter	1	-0.8	-	-3.0	-0.3	1.0	-5.0
CP and \bar{CP} Driver	1	-0.7	-	-3.0	-0.2	2.0	-
3. Sequence Control							
Circuit;							
Flip Flop	2	-0.03	0.03	-3.0	-0.15	6.0	-
DL AND Gate	2	-0.5	-	-3.0	-0.2	0.03	-0.03
TL NAND Gate	2	-0.65	-	-3.5	-0.15	0.5	-
"X" and "Y" Driver	1	-6.0	-	-3.5	-0.2	15	-
" \bar{X} " and " \bar{Y} " Driver	1	-6.0	-	-3.5	-0.2	15	-
"Z" Driver	2	-6.0	-	-3.0	-0.4	15	-

๕.๔ ตัวอย่างการคำนวณในการออกแบบวงจร

๕.๔.๑ RS - Flip Flop

พิจารณาดังตัวอย่างการคำนวณวงจร flip flop สำหรับ Memory Register ซึ่งจากค่า parameters ในตารางที่ ๕.๒ และขอบเขตในตารางที่ ๕.๓ นำมาหาค่าของอุปกรณ์ได้โดยการแทนค่าลงในสมการที่ (๕.๑) ถึงสมการที่ (๕.๖) ได้ดังนี้ โดยถือว่า R มีหน่วยเป็น $K\Omega$ กระแสมีหน่วยเป็น mA

จากสมการที่ (๕.๑) ใช้ $r = 1.1$

$$\begin{aligned}\bar{R}_C &= \frac{-4.8 - (-3.0)}{1.1(-0.03 - 1.0)} \\ &= 1.59 K \quad \dots\dots\dots(๕.๕๐)\end{aligned}$$

จากผลที่ได้ดังนั้นเลือกใช้ $R_C = 1.0 K \pm 10\%$ (๕.๕๑)

จากค่า R_C ที่ได้สามารถหาขอบเขตของ R_1 และ R_2 ได้ดังนี้

$$\begin{aligned}\text{จากสมการที่ (๕.๒)} \quad \bar{R}_2 &= \frac{(4.8 - 0.1)}{-\left[\frac{(-0.15) - (0.1)}{R_1} - (-0.03 - 0.03)\right]} \\ \bar{R}_2 &= \frac{4.7}{\frac{0.25}{R_1} + 0.06} \quad \dots\dots\dots(๕.๕๒)\end{aligned}$$

จากสมการที่ (๕.๓)

$$\begin{aligned}\bar{R}_2 &= \frac{5.2 - (-0.35)}{\frac{1}{30} \left[\frac{-5.2 + 0.9(-1.5) - (-0.02)}{0.9} - \frac{-0.02 - 0.1}{\bar{R}_1} \right]} \\ &\quad - \left[\frac{-4.8 + 1.1(1.0 + 0.03) + 0.35}{\bar{R}_1 + 1.1} \right] - 0.03\end{aligned}$$

$$\therefore \bar{R}_2 = \frac{5.55}{\frac{3.317}{\bar{R}_1 + 1.1} + \frac{0.004}{\bar{R}_1} - 0.272} \quad \dots\dots\dots(๕.๕๓)$$

จากสมการที่ (๕.๕)

$$\begin{aligned} R_1 &= \frac{[(-3.0) - (-0.35)] 1.1}{-4.8 + 1.1(1.0 + 0.3) - (-3.0)} \\ &= 4.37 \text{ K}\Omega \end{aligned} \quad \dots\dots (๕.๕๔)$$

จากสมการที่ (๕.๕๒) และ (๕.๕๓) นำไปเขียนกราฟระหว่าง R_1 กับ R_2 ได้ดังรูปที่ ๕.๑๒ เพื่อใช้ในการเลือกค่าที่ดีที่สุดสำหรับวงจร และค่าต่ำสุดของ R_1 ที่เลือกจะต้องไม่ต่ำกว่าสมการที่ (๕.๕๒) คือ $4.37 \text{ K}\Omega$ ซึ่งจากกราฟจะได้ค่าที่ดีที่สุดคือ

$$\left. \begin{aligned} R_1 &= 5.1 \text{ K}\Omega \pm 10 \% \\ R_2 &= 33 \text{ K}\Omega \pm 10 \% \end{aligned} \right\} \quad \dots\dots (๕.๕๕)$$

สำหรับวงจร triggering circuit สามารถหาค่าได้โดยใช้สมการที่ (๕.๕) และ (๕.๖) ซึ่ง

$$\begin{aligned} V_P &= V_{IH} - V_{IL} \\ &= 1 - 2.9 - (-0.25) \\ &= 2.65 \text{ Volts} \end{aligned}$$

และกระแส base หาได้จากรูปที่ ๕.๑ มีค่าประมาณดังนี้


$$\begin{aligned} |I_B| &= \left| \frac{V_{CC} - V_{BES}}{R_C + R_1} \right| - \left| \frac{V_{BB} - V_{BES}}{R_2} \right| \quad \dots\dots (๕.๕๖) \\ &= \left| \frac{5.2 - 0.25}{0.9 + 4.59} \right| - \left| \frac{4.8 + 0.25}{36.3} \right| \\ &= 0.763 \text{ mA} \end{aligned}$$

จากสมการที่ (๕.๕) ใช้ $K = 1.6$

$$\therefore 0.8 \times 2.65 \times C \geq 1.6(0.763 \times 10^{-3} \times 5 \times 10^{-6} + 1400 \times 10^{-12})$$

$$\therefore C \geq 3834 \text{ pF} \quad \dots\dots (๕.๕๗)$$

และโดยการเลือก $R = 10 \text{ K}\Omega \pm 10 \% \quad \dots\dots (๕.๕๘)$



গুণিতক R_1 and R_2 Limitation of R_1 and R_2 of Flip Flop Circuit
use for Memory Register

จากสมการ (๕.๕๖) จะได้

$$3 \times 11 \times 10^3 \bar{C} < \frac{0.8}{2}$$

$$\therefore \bar{C} < \frac{0.8}{24} \mu\text{F} \quad \dots\dots\dots(๕.๕๘)$$

จากสมการที่ (๕.๕๗) และ (๕.๕๘) ดังนั้นเลือกค่าคาบปาซิเตอร์

$$C = 0.05 \mu\text{F} \quad \dots\dots\dots(๕.๖๐)$$

สำหรับการคำนวณวงจร flip flop ที่ใช้ใน Program register, Address register, Sign bit of Accumulator และอื่น ๆ สามารถคำนวณได้ในทำนองเดียวกัน

๕.๔.๒ DL AND Circuit

พิจารณาวงจร DL AND circuit สำหรับวงจร Parallel Full Adder สามารถหาค่าได้ดังนี้

จากสมการที่ (๕.๑๕)

$$\bar{R}_2 = -\frac{5.2 - (-3.0)}{0.03 + (-1.0) + (0.8)}$$

$$= 48.23 \text{ K}\Omega \quad \dots\dots\dots(๕.๖๑)$$

และจากสมการที่ (๕.๑๖)

$$\bar{R}_2 = \frac{-0.15 - 4.8}{-0.03 + 0}$$

$$= 165 \text{ K}\Omega \quad \dots\dots\dots(๕.๖๒)$$

จากสมการที่ (๕.๖๑) และ (๕.๖๒) ดังนั้นเลือกใช้

$$R_2 = 100 \text{ K}\Omega \pm 10 \% \quad \dots\dots\dots(๕.๖๓)$$

๕.๔.๓ DTL NAND Circuit

พิจารณาคircuit DTL NAND circuit ที่ใช้ใน Parallel Full Adder ซึ่งแทนค่าต่าง ๆ ในสมการต่อไปนี้

จากสมการที่ (๕.๒๒)

$$\bar{R}_C = \frac{(-4.8) - (-3.0)}{-0.03 - 0.8}$$

$$= 2.16 \text{ K}\Omega \quad \dots\dots\dots(๕.๖๔)$$

ซึ่งจากสมการที่ (๕.๖๕) สามารถเลือกค่าดังนี้

$$R_C = 1.8 \text{ K}\Omega \pm 10 \% \quad \dots\dots\dots(๕.๖๕)$$

จากค่า R_C ที่ได้สามารถหาขอบเขตของ R_1 และ R_2 ได้ดังนี้โดยใช้

$$\bar{V}_{IH} = -2.9 \text{ V} \quad \text{และ} \quad \bar{V}_{IL} = -0.35 \text{ V}$$

จากสมการที่ (๕.๒๓)

$$\bar{R}_2 = \frac{(5.2) - (-0.35)}{-\frac{(-2.9) + (0.5) - (-0.35)}{\bar{R}_1} + \frac{1}{30} \left[\frac{-5.2 - (-0.02)}{1.62} \right] + 0}$$

$$\bar{R}_2 = \frac{5.55}{\frac{2.05}{\bar{R}_1} - 0.106} \quad \dots\dots\dots(๕.๖๖)$$

จากสมการที่ (๕.๒๔)

$$\bar{R}_2 = \frac{4.8 - 0.1}{-\left[\frac{-0.35 + 0.1 - 0.1}{\bar{R}_1} - 0.03 \right]}$$

$$\bar{R}_2 = \frac{4.7}{\frac{0.35}{\bar{R}_1} + 0.03} \quad \dots\dots\dots(๕.๖๗)$$


จากสมการที่ (๕.๖๖) และ (๕.๖๗) นำไปเขียนกราฟได้ดังรูปที่ ๕.๑๓ ซึ่งสามารถหาค่า R_1 และ R_2 ที่ดีที่สุดได้ดังนี้

$$\left. \begin{aligned} R_1 &= 6.8 \text{ K}\Omega \pm 10 \% \\ R_2 &= 47 \text{ K}\Omega \pm 10 \% \end{aligned} \right\} \dots\dots\dots(๕.๖๘)$$

และจากสมการที่ (๕.๒๔) ที่ $\bar{V}_{IH} = -3.0 \text{ V}$ จะได้

$$\bar{I}_{IH} = \frac{-3.0 + 0.1 - (-0.25)}{6.12}$$

$$= -0.463 \text{ mA} \quad \dots\dots\dots(๕.๖๙)$$



Limitation of R_1 and R_2 of DTL NAND Gate
use in Parallel Full Adder

๕.๔.๔ TL AND Circuit

พิจารณาตัวอย่าง TL AND Circuit ที่ใช้เป็น Instruction Control Gate คือ AND gate No. 2, 4 และ 5 ในการคำนวณจะแยกออกเป็นสองส่วนคือ Inverter และ NAND gate ในส่วนของ Inverter จะมีขอบเขตดังนี้ $V_{OH} = -3.0$ V, $V_{OL} = -0.15$ V, $V_{IH} = -2.9$ V, $V_{IL} = -0.25$ V, $I_{OH} = 3.0$ mA และ $I_{OL} = 0$ mA ซึ่งสามารถหาค่าอุปกรณ์ได้ดังนี้

จากสมการที่ (๕.๑) ใช้ $n = 1$

$$\begin{aligned}\bar{R}_C &= \frac{-4.8 - (-3.0)}{-0.03 - 3.0} \\ &= 0.594 \text{ K}\Omega\end{aligned}$$

ดังนั้นเลือกใช้

จากสมการที่ (๕.๔)

$$R_C = 0.51 \text{ K}\Omega \pm 10 \% \dots\dots\dots(๕.๑๐)$$

$$\begin{aligned}\bar{R}_2 &= \frac{4.8 - 0.1}{-\left[\frac{-0.25 - 0.1}{R_1}\right] - (-0.03)} \\ &= \frac{4.7}{\frac{0.35}{R_1} + 0.03} \dots\dots\dots(๕.๑๑)\end{aligned}$$

จากสมการที่ (๕.๔) ใช้ $m = n = 1$

$$\begin{aligned}\bar{R}_2 &= \frac{5.2 - (-0.35)}{-\frac{-2.9 - (-0.35)}{\bar{R}_1} + \frac{1}{30} \frac{-5.2 - (-0.02)}{0.459} + 0} \\ &= \frac{5.5}{\frac{2.55}{\bar{R}_1} - 0.376} \dots\dots\dots(๕.๑๒)\end{aligned}$$

ซึ่งจากสมการที่ (๕.๑๑) และ (๕.๑๒) นำไปเขียนกราฟได้ดังรูปที่ ๕.๑๔ ซึ่งสามารถเลือกค่า R_1 และ R_2 ที่ดีที่สุดได้ดังนี้




Figure 5.10 Limitation of R_1 and R_2 of Inverter
of TL AND Gate No. 2, 4 and 5

$$\left. \begin{aligned} R_1 &= 3.9 \text{ K}\Omega \pm 10 \% \\ R_2 &= 33 \text{ K}\Omega \pm 10 \% \end{aligned} \right\} \dots\dots\dots(๕.๑๓)$$

และจากสมการที่ (๕.๑๐) โดยใช้ $m = 1$ ที่ $V_{IH} = -3.0 \text{ V}$ จะได้

$$\begin{aligned} \bar{I}_{IH} &= \frac{-3.0 - (-0.25)}{3.57} \\ &= -0.77 \text{ mA} \end{aligned} \dots\dots\dots(๕.๑๔)$$

สำหรับในส่วนที่เป็น NAND gate จะต้องมีขอบเขตดังนี้ $V_{OH} = -3.0 \text{ V}$, $V_{OL} = -0.15 \text{ V}$, $V_{IH} = -2.9 \text{ V}$, $V_{IL} = -0.25 \text{ V}$, $I_{OH} = 1.0 \text{ mA}$ และ $I_{OL} = 0 \text{ mA}$ ซึ่งเพียงพอที่จะใช้ร่วมกับส่วนที่เป็น Inverter ได้ ในการหาค่าอุปกรณ์จะใช้สมการที่ (๕.๑), (๕.๔), (๕.๕) และ (๕.๑๐) เช่นเดียวกับวงจร Inverter แต่ใช้ค่า $m = 1$ และ $n = 2$ ซึ่งจะได้ค่าต่าง ๆ ดังนี้

$$\left. \begin{aligned} R_C &= 1.2 \text{ K}\Omega \pm 10 \% \\ R_1 &= 6.8 \text{ K}\Omega \pm 10 \% \\ R_2 &= 47 \text{ K}\Omega \pm 10 \% \end{aligned} \right\} \dots\dots\dots(๕.๑๕)$$

และที่ $V_{IH} = -3.0 \text{ V}$

$$\bar{I}_{IH} = -0.45 \text{ mA} \dots\dots\dots(๕.๑๖)$$

๕.๕ ผลการคำนวณ

จากการคำนวณหาค่าอุปกรณ์ของแต่ละวงจรที่ใช้ทั้งหมด โดยใช้ค่าต่าง ๆ ที่กำหนดในตารางที่ ๕.๑ ถึง ๕.๓ แทนลงในสมการที่ (๕.๑) ถึง (๕.๕๔) ตามลักษณะและการใช้งานของวงจรทั้งระบบ ซึ่งมีวิธีการคำนวณดังตัวอย่างที่กล่าวมาแล้วในหัวข้อที่ ๕.๔ สามารถนำมาสรุปค่าของวงจรทั้งหมดได้ดังตารางที่ ๕.๔

Circuit Type		Circuit Design					Transistor Type	Circuit Location	
Name	Fig No.	R KΩ	C MF	R ₁ KΩ	R ₂ KΩ	R _G KΩ		Name	Fig No.
Flip - Flop	4.1	10	0.05	5.1	33	1.0	2SB56	Memory Register	4.11
							2N404	Accumulator (Data bit)	4.23
								Overflow Circuit	4.35
		10	0.05	3.3	22	0.39	2SB56	Clock Generator	4.46
							2N404	Timing Control Circuit	4.45
								Suffer Register	4.20
		10	0.05	2.2	18	0.22	2SB56	Accumulator (Sign bit)	4.23
							2N404	Address Register	4.26
								Program Register	4.17
						2N404	Sequence Control Circuit	4.43	
DL OR Gate	4.3 ก)	-	-	4.7	-	-	-	Memory Read Gate	4.11
DL AND Gate	4.3 ข)	-	-	-	100	-	-	Full Adder Gate	4.29
								Sequence Control Circuit	4.43

Circuit Type		Circuit Design					Transistor Type	Circuit Location	
Name	Fig No.	R KΩ	C MF	R ₁ KΩ	R ₂ KΩ	R _c KΩ		Name	Fig No.
DTL NAND Gate	4.4 B)	-	-	10	47	5.1	2SB56	Memory out put	4.13
		-	-	6.8	47	1.8	2SB56	Full Adder Gate	4.29
Inverter	4.2	-	-	3.9	33	-	2SB56	Memory Read Gate Driver	4.12
		-	-	3.9	33	10	2N404	Clock Generator Driver	4.46
		-	-	3.9	33	0.51	2SB56	CP Control Gate of Memory Register	4.12
		-	-	3.9	33	0.51	2SB56	Buffer Register, Accumulator, Program Register	4.21 4.24 4.18
		-	-	3.9	33	1.5	2SB56	TL AND Gate No. 1 and 3 Clear Circuit of Buffer Register, Accumulator	4.39 4.21 4.24
-	-	3.9	33	1.5	2SB56	TL AND Gate No.2, 4 and 5 Input of CP and STO Driver	4.39 4.15		
-	-	3.9	33	1.5	2SB56	Input of Full Adder Gate	4.29		

ตารางที่ ๔.๔ The Values of Circuit Elements in the System(Cont.)

Circuit Type		Circuit Design					Transistor Type	Circuit Location	
Name	Fig No.	R K Ω	C MF	R ₁ K Ω	R ₂ K Ω	R _c K Ω		Name	Fig. No.
Inverter	4.2	-	-	3.9	33	1.5	2SB56 2N404	Complement Gate Data Input Clock Input Driver / Inverter	4.33 4.45
		-	-	2.7	22	-	2N404	Data Input of Transfer Gate No. 2	4.32
		-	-	2.2	18	0.39	2SB56	TL OR Gate No. 1,2,3,4 and 5	4.40
		-	-	1.8	15	-	2SB56	Data Input of Transfer Gate No.1, 3 and 4	4.32
		-	-	1.8	15	0.3	2N404	Control Input of Complement Gate	4.33
		-	-	0.82	6.8	-	2SB56	Output of CP and STD Driver	4.15
		-	-	0.51	6.8	-	2SB56	Control Input of Transfer Gate No. 2	4.32
		-	-	0.51	6.8	-	2SB56	Control Input of Transfer Gate No.1, 3 and 4	4.32
		0.51	-	0.51	6.8	-	2N404	"X" and "Y" Driver	4.43
		-	-	0.51	6.8	0.1	2N404	" \bar{X} " and " \bar{Y} " Driver	4.43

ตารางที่ ๔.๔ The Values of Circuit Element in the System (Cont.)

Circuit Type		Circuit Design					Transistor	Circuit Location	
Name	Fig No.	R K Ω	C MF	R ₁ K Ω	R ₂ K Ω	R _c K Ω	Type	Name	Fig No.
Inverter	4.2	-	-	6.8	47	1.2	2SB56	$\overline{\text{SUM}}$ output of Full Adder	4.29
		-	-	10	56	2.2	2SB56	Clock Driver	4.36
TL NAND Gate	4.2 ก)	-	-	6.8	47	1.2	2SB56	TL NOR Gate No. 3	4.41
		-	-	6.8	47	1.2	2SB56	Memory Input Driver	4.14
TL NAND Gate	4.2 ก)	-	-	6.8	47	1.2	2SB56	Memory Output Inverter	4.13
		-	-	6.8	47	1.2	2SB56	Memory Input Inverter	4.14
TL NAND Gate	4.2 ก)	-	-	6.8	47	1.2	2SB56	TL AND Gate No,1,2,3, 4 and 5	4.39
		-	-	6.8	47	1.2	2N404	CP Control Gate of Memory Register	4.12
TL NAND Gate	4.2 ก)	-	-	6.8	47	1.2	2N404	Buffer Register	4.21
		-	-	6.8	47	1.2	2N404	Accumulator	4.24
TL NAND Gate	4.2 ก)	-	-	6.8	47	1.2	2N404	Program Register	4.18
		-	-	6.8	47	1.2	2N404	$\overline{\text{JS}}$ of Sequence Control Circuit	4.43
TL NOR Gate	4.2 ข)	-	-	6.8	47	2.7	2SB56	TL NOR Gate No. 2, 3, 4 and 5	4.41
		-	-	1.0	10	330	2SB56	TL NOR Gate No. 1 and 6	4.41
TL NOR Gate	4.2 ข)	0.051	-	0.51	6.8	-	2N404	" Z " Driver	4.43

ตารางที่ ๔.๔ The Values of Circuit Elements in the System (Cont.)

Circuit Type		Circuit Design					Transistor	Circuit Location	
Name	Fig No.	R KΩ	C MF	R ₁ KΩ	R ₂ KΩ	R _c KΩ	Type	Name	Fig No.
Exclusive-OR Gate	4.5	-	-	3.9	33	1.5	2SB56	Complement Gate	4.33
								Full Adder Gate	4.29
Pulse-OR Gate	4.6	-	10	6.8	47	-	2N404	Timing Control Circuit	4.45
Pulse-Inverter Gate	4.6	-	10	3.9	33	0.51	2N404	CP and \overline{CP} Driver	4.45
Display Circuit	4.7	0.051	-	6.8	47	1.2	2SB56	Memory Register	4.11
								Buffer Register	4.20
								Program Register	4.17
								Accumulator	4.23
								Address Register	4.26
								Overflow Flip-Flop Indicator Circuit	4.35 4.36
Diode Matrix	-	-	-	0.22	100	-	-	Function Decoder	4.31
								Address Decoder	4.31
Astable Circuit	4.8	30	25	-	-	2.2	2N404	Clock Generator	4.46

ตารางที่ ๔.๔ The Values of Circuit Element in the System (Cont.)

๕.๖ ลักษณะและขนาดของการประกอบวงจร

เครื่องมือประกอบการสอนระบบดิจิทัลคอมพิวเตอร์ที่สร้างเรียบร้อยแล้ว จะมีลักษณะการประกอบและติดตั้งวงจรเช่นเดียวกับ Functional Diagram ที่แสดงไว้ในรูปที่ ๕.๙ ซึ่งวงจรที่ประกอบเป็น logic function แต่ละส่วนที่ติดตั้งบนแผงสาธิต จะสามารถถอดเปลี่ยนได้โดยสะดวก โดยการติด male jack ที่ printed circuit ของวงจรแต่ละส่วนและติด female jack ที่แผงสาธิต ซึ่งส่วนนี้จะใช้เป็นจุดสำหรับจ่าย power supply ให้กับวงจรด้วยไปในตัว สำหรับการต่อทาง logic จากวงจรหนึ่งไปยังอีกวงจรหนึ่งกระทำโดยติดหลักตัวนำ (post) เข้ากับ printed circuit ที่ทางเข้าและทางออกของวงจร แล้วใช้สายต่อซึ่งมี spring clip ที่ปลายสายทั้งสองด้าน ต่อจากหลักหนึ่งไปยังอีกหลักหนึ่งที่ต้องการ ซึ่งวิธีนี้ทำให้สามารถถอดและใส่วงจรแต่ละส่วนออกจากแผงได้โดยไม่ต้องใช้วิธีบัดกรี ทางด้านหลังของแผงสาธิตจะมี voltage bus bars ซึ่งต่อมาจาก +5 V, -5 V และ GROUND Terminal ของวงจร power supply ซึ่งใช้เป็นที่ยจ่ายไฟให้กับระบบที่ติดตั้งอยู่ทางด้านหน้าของแผงสาธิตทั้งหมด โดยการใช้สายไฟบัดกรีจาก voltage bus bars ไปยัง female jack ที่ต้องการ การประกอบ logic function แต่ละ module จะทำตามลำดับดังนี้ ออกแบบทำวงจร printed circuit และประกอบอุปกรณ์ลงบน printed circuit ซึ่งจะต้องบัดกรีอุปกรณ์ที่ใช้ความร้อนมากที่สุดก่อนตามลำดับดังนี้ post, male jack, resistor, capacitor, transistor และ diode พิมพ์ logic block diagram ลงบนแผ่นพลาสติกสีเหลืองที่มีขนาดเท่ากับ printed circuit ของวงจรมานั้น แล้วติดเข้ากับด้านที่มีอุปกรณ์ของ printed circuit โดยใช้ spacer สูง ๑ นิ้ว รายละเอียดการติดตั้งและประกอบวงจรที่เรียบร้อยแล้วจะมีลักษณะดังรูปที่ ๕.๑๔ ถึงรูปที่ ๕.๑๙ สำหรับขนาดของวงจร logic function แต่ละ module จะถูกกำหนดโดยคำนึงถึงความสำคัญของวงจร จำนวนอุปกรณ์ที่ใช้ประกอบวงจรและพื้นที่ของแผงสาธิตที่ใช้ติดตั้งประกอบการพิจารณา ซึ่งขนาดของส่วนต่าง ๆ ของระบบจะเป็นไปดังตารางที่ ๕.๙







Fig 1.0 Front View of the Complete System




រូប ៥.១៦ Partial Rear View of System Wiring



រូប ៥.១៧ Partial Front View of Logic Function Installation



ပုံ ၄.၁၄ Side View of Logic Function Module



ပုံ ၄.၁၅ Voltage and Logic Connection of Logic Function Module

Name of Circuit	Quantity	Dimension
Overall System Dimension	1	80" x 96"
Circuit Board Dimension	1	48" x 96"
Logic Function Dimension		
Memory Register	16	3" x 14"
Memory Data Output Driver	2	3" x 14"
Memory Data Input Driver	2	3" x 14"
CP and STO Driver	1	2" x 3"
Memory Buffer Register	1	3" x 14"
Program Register	1	3" x 14"
Accumulator	1	3" x 14"
One's Complement Transfer Gate	1	2" x 14"
Data Transfer Gate	4	2" x 6"
Function Decoder	1	3" x 9"
Address Decoder	1	3" x 9"
Address Register	1	3" x 7"
Parallel Full Adder Gate	1	4" x 16"
Overflow Flip Flop	1	$2\frac{1}{2}$ " x 3"
Indicator	1	5" x 6"
Sequence Control	1	3" x 7"
Timing Control	1	2" x 6"
Clock	1	6" x 6"
Logic Gate	16	2" x 3"

๕.๗ ผลการทดสอบวงจร

ในการทดสอบวงจรจะเป็นการวัด Output logic level ของ Logic Function ที่ประกอบเป็นระบบเรียบร้อยแล้ว ซึ่งวัดด้วยโวลท์มิเตอร์ชนิด TVM ซึ่งมี Input resistance $10\text{ M}\Omega$ ที่อุณหภูมิห้อง $28 - 30^\circ\text{C}$ โดยใช้ power supply $V_{CC} = -5.0\text{ V}$, $V_{BB} = +5.0\text{ V}$ สำหรับ Logic Function ที่มี output มากกว่าหนึ่ง ค่าที่ได้ในตารางที่ ๕.๖ จะเป็นการระดับเฉลี่ยสำหรับ Function นั้น ๆ

Logic Function	Output Voltage (V)	
	Logic "0"	Logic "1"
Memory Register	-4.1	-0.48
Memory Output Driver	-4.6	-0.05
Memory Input Driver	-4.0	-0.05
Memory CP Driver	-4.5	-0.09
Memory STO Driver	-4.3	-0.09
Memory Buffer Register	-4.1	-0.05
Accumulator	-3.7	-0.07
Complement Transfer Gate	-3.5	-0.08
Parallel Adder Gate	-4.6	-0.07
Program Register	-3.5	-0.06
Address Register	-4.0	-0.03
Transfer Gate No. 1	-3.9	-1.00
Transfer Gate No. 2	-4.0	-0.03
Transfer Gate No. 3	-4.3	-0.1
Transfer Gate No. 4	-3.9	-1.0

ตารางที่ ๕.๖ Logic Level of the System

Logic Function	Output Voltage (V)	
	Logic "0"	Logic "1"
Address Decoder	-3.4	-0.8
Function Decoder	-3.8	-0.15
AND Gate No. 1	-5.0	-0.05
AND Gate No. 2	-4.6	-0.05
AND Gate No. 3	-5.0	-0.04
AND Gate No. 4	-3.5	-0.06
AND Gate No. 5	-3.5	-0.04
OR Gate No. 1	-3.7	-0.08
OR Gate No. 2	-3.7	-0.07
OR Gate No. 3	-4.4	-0.09
OR Gate No. 4	-3.6	-0.06
OR Gate No. 5	-4.4	-0.07
NOR Gate No. 1	-3.9	-0.06
NOR Gate No. 2	-4.2	-0.21
NOR Gate No. 3	-4.2	-0.22
NOR Gate No. 4	-4.4	-0.19
NOR Gate No. 5	-2.5	-0.21
NOR Gate No. 6	-4.1	-0.22
Over Flow Flip - Flip	-4.2	-0.10
Indicator Circuit	-4.0	-0.15
Sequence Control Circuit	-4.9	-0.10
Timing Control Circuit	-4.9	-0.05
Clock Circuit	-0.8	-0.01

ตารางที่ ๕.๖ Logic Level of the System (cont.)