

การเลือกวงจรถอดรหัสและประยุกต์วงจรถอดรหัสเพื่อใช้งาน

๔.๑ ลักษณะวงจรถอดรหัส

๔.๑.๑ รายละเอียดทั่วไป

สำหรับวงจรถอดรหัสที่สร้างขึ้นเพื่อใช้งานเป็นวงจรถอดรหัส ถ้าใช้ทรานซิสเตอร์ชนิด PNP แล้ว power supply ทาง collector ซึ่งใช้สำหรับเป็น logic level จะเป็น negative voltage และทรานซิสเตอร์จะทำงานให้ output voltage สองระดับ คือ เมื่อทรานซิสเตอร์ "ON" จะได้ Low negative voltage และเมื่อทรานซิสเตอร์ "OFF" จะได้ high negative voltage ที่ output และถ้าใช้ทรานซิสเตอร์ NPN ก็จะทำให้ผลเช่นเดียวกันแต่เป็น positive voltage ซึ่งระดับแรงดันทั้งสองสามารถใช้เป็น logic level ได้ โดยที่ระดับหนึ่งเป็น logic "0" และอีกระดับหนึ่งเป็น logic "1" ในการแทน logic level กับ voltage level สามารถทำได้สองแบบซึ่งเรียกว่า positive logic system และ negative logic system กล่าวคือ positive logic system หมายถึงแทน high positive voltage (หรือ low negative voltage) ด้วย logic "1" และแทน low positive voltage (หรือ high negative voltage) ด้วย logic "0" และถ้าเป็น negative logic system การแทน จะตรงข้ามกับ positive logic system ทุกประการ


ในการวิจัยนี้ได้เลือกใช้ทรานซิสเตอร์ชนิด PNP และแทนระดับแรงดันเป็นแบบ positive logic system ซึ่ง logic "0" หมายถึง high negative voltage ซึ่งเขียนแทนด้วย H หรือ V_H และ logic "1" หมายถึง low negative voltage เขียนแทนด้วย L หรือ V_L

๔.๑.๒ Digital Circuit and Logic Gate

วงจรอิเล็กทรอนิกส์ที่เลือกเพื่อใช้สร้างระบบดิจิทัลคอมพิวเตอร์ซึ่งมีฟังก์ชันและไดอะแกรมคิงที่อธิบายไว้ในบทที่ ๓ จะมีลักษณะเบื้องต้นแบ่งออกเป็น ๔ ชนิดด้วยกัน คือ Flip flop circuit, Logic gate circuit, Display circuit และ Clock circuit ซึ่งแต่ละวงจรจะมีลักษณะดังต่อไปนี้

วงจร flip-flop จะเป็นแบบ fixed bias bistable ทำงานในช่วง cutoff และ saturation ทั้งนี้เพราะให้ output ในขณะที่ทรานซิสเตอร์ "ON" และ "OFF" มีระดับแตกต่างกันมากกว่าแบบอื่น ในการทำเป็น clocked-RS flip-flop จะใช้วงจร steering diode triggering ต่อเข้ากับ base ของทรานซิสเตอร์ ดังรูปที่ ๔.๑ ซึ่งผลทำให้เป็นวงจร positive-going flip-flop


สำหรับวงจร logic gate ที่สร้างขึ้นเพื่อใช้สำหรับเป็น control function ทั่วไปจะเลือกใช้ Transistor Logic (TL) Circuit ทำเป็นวงจรเบื้องต้น NAND, NOR หรือ INVERTOR ดังรูปที่ ๔.๒ ทั้งนี้เพราะทาง input ของวงจรมี interaction และกระแสน้อยกว่าแบบอื่นและให้ fan in และ fan out ได้มากพอสมควร ส่วน logic gate ที่สร้างขึ้นเพื่อใช้งานเกี่ยวกับการทางเดินของข้อมูล (data) ซึ่งใช้งานเฉพาะอย่างเช่นในวงจร Adder และ output gate ของวงจร memory จะใช้ Diode Logic (DL) Circuit ทำเป็นวงจร AND หรือ OR gate ดังรูปที่ ๔.๓ หรือประกอบเป็น Diode Transistor Logic (DTL) Circuit ทำเป็นวงจร NAND หรือ NOR ดังรูป ๔.๔ และสำหรับวงจร Exclusive-OR จะใช้ทรานซิสเตอร์สองตัวต่อ coupling กับดังรูปที่ ๔.๕ ทั้งนี้เพื่อลดจำนวนทรานซิสเตอร์ที่ใช้ประกอบวงจร สำหรับวงจร Decoder ใช้ Diode Matrix เพราะมีอุปกรณ์น้อยและสร้างง่ายและวงจร transfer gate จะใช้ทรานซิสเตอร์เป็น switch ต่ออยู่ระหว่าง gate กับ ground ซึ่งเมื่อทรานซิสเตอร์ "OFF" output ของวงจรจะอยู่ที่ high negative level คือ logic "0" อยู่ตลอดเวลา สำหรับวงจร logic gate ในส่วนที่ใช้สำหรับควบคุมหรือกำเนิด clock pulse จะใช้ Resistor Transistor



Input		Output
R	S	
H	H	Unchange
H	L	L
L	H	H
L	L	Indetermine

Note : Output change when clock change from H to L

ပုံ ၃.၁ Schematic Diagram of Clocked-RS Flip Flop




a) TL NAND Gate

A	B	F
H	H	L
H	L	L
L	H	L
L	L	H

Note : 1. Logic "0" = high negative voltage (H)
 .. Logic "1" = low negative voltage (L)


2. When the circuit use as INVERTER the collector of Q₂ is disconnected.



b) TL NOR Gate


A	B	F
H	H	L
H	L	H
L	H	H
L	L	H

Note : When the circuit use as INVERTER the emitter of Q₂ is shorted to ground.



A	B	F
H	H	H
H	L	L
L	H	L
L	L	L

၈) DL OR Gate




A	B	F
H	H	H
H	L	H
L	H	H
L	L	L

၉) DL AND Gate

Note : Logic "0" ≡ high negative voltage (H)


Logic "1" ≡ low negative voltage (L)

၅၂၇ ခ.၈ Schematic Diagram of Diode Logic (DL) Circuits



A	B	F
H	H	L
H	L	H
L	H	H
L	L	H

n) DTL NOR Gate



A	B	F
H	H	L
H	L	L
L	H	L
L	L	H

o) DTL NAND Gate

Note : Logic "0" \equiv high negative voltage (H)


Logic "1" \equiv low negative voltage (L)

Fig 2.2 Schematic Diagram of Diode Transistor Logic (DTL) Circuits

Logic (RTL) Circuit ซึ่งมีวงจร RC Integrator ต่อไว้ที่ input ดังรูปที่ ๕.๖ ซึ่งใช้ diode เป็นตัว clip ส่วนที่เป็น positive peak ไม่ให้เข้าไปยัง base ของทรานซิสเตอร์


ในวงจร Display driver ซึ่งใช้สำหรับจุดหลอดแสดงผลการทำงานของระบบจะใช้ทรานซิสเตอร์สองตัวต่อ coupling กันดังรูปที่ ๕.๗ ทั้งนี้เพื่อจะได้ใช้ input current น้อยป้องกันไม่ให้ไป load วงจร flip-flop มากเกินไป หลอดไฟจะสว่างเมื่อ input เป็น logic "1" (low negative voltage) ที่เบสทรานซิสเตอร์ Q_2 ไม่จำเป็นต้องมี bias เพราะในขณะที่ทรานซิสเตอร์ Q_1 "ON" กระแสที่ไหลใน collector ของทรานซิสเตอร์ Q_2 น้อยมากซึ่งไม่สูงพอที่จะทำให้หลอดสว่างได้

ส่วนในวงจรสัญญาณ clock จะสร้างขึ้นด้วยวงจร collector coupled astable และ buffer ด้วยวงจร bistable ดังรูปที่ ๕.๘ ทั้งนี้เพื่อ improve risetime ของสัญญาณ




A	B	F
H	H	H
H	L	L
L	H	L
L	L	H

รูปที่ ๕.๘ Schematic Diagram of Exculsive-OR Gate




A	B	F
X	X	H
X	⌋	⌋
⌋	X	⌋
⌋	⌋	⌋

ပုံ ၄.၆ Schematic Diagram of 2-Input Pulse-OR Gate



Input	Output
H	OFF
L	ON

ပုံ ၄.၇ Schematic Diagram of Display Circuit



ရုပ်ပုံ ၄.၄ Schematic Diagram of Clock Generator

๔.๒ การประยุกต์โลจิกฟังก์ชันและวงจรรีเลย์อิเล็กทรอนิกส์เข้าด้วยกัน

๔.๒.๑ หลักการทั่วไป

ในการประกอบวงจรรีเลย์อิเล็กทรอนิกส์ให้ทำงานเป็นโลจิกฟังก์ชันในระบบดิจิทัล คอมพิวเตอร์อย่างมีประสิทธิภาพนั้น โดยทั่ว ๆ ไปจะต้องคำนึงถึงสิ่งเหล่านี้เป็นตัวประกอบที่สำคัญคือ เสถียรภาพการทำงาน ราคาวัสดุอุปกรณ์ ความสามารถของวงจร ได้แก่ จำนวน fan in, fan out และความเร็ว ความยากง่ายในการออกแบบและสร้างวงจร และประการสุดท้ายคือ จำนวนกระแสไฟที่ใช้ในขณะที่ทำงาน ซึ่งสิ่งเหล่านี้สามารถที่จะหาความเหมาะสมได้โดยการวิเคราะห์ที่ดูสถานะและสภาพการใช้งานในแต่ละจุดของระบบว่า วงจรนั้นต้องการจำนวน fan in, fan out และความเร็วมากน้อยเพียงใด และสามารถใช้วงจรรีเลย์อิเล็กทรอนิกส์แบบใดประยุกต์เข้าไปใช้งานได้โดยที่มีราคาถูกและมีเสถียรภาพในการทำงานดี หากตั้งนี้ไปตลอดทั้งระบบ ซึ่งในบางครั้งในบางจุดของระบบอาจจะไม่สามารถใช้วงจรรีเลย์อิเล็กทรอนิกส์แบบใดแบบหนึ่งประยุกต์เข้าไปใช้งานได้โดยตรงก็ต้อง modified logic function เสียใหม่ให้เหมาะสม เช่น ต้องการสร้างวงจรสำหรับฟังก์ชันที่เป็น AND 16 inputs ในกรณีเช่นนี้ฟังก์ชันมีจำนวน inputs เกินความสามารถที่วงจรอิเล็กทรอนิกส์แบบใดแบบหนึ่งจะสร้างได้ ดังนั้นจำเป็นต้องใช้วงจรหลายชุดเข้าช่วย เช่น อาจใช้วงจร AND gate ชนิด ๔ inputs จำนวน ๔ ชุด นำมาสร้างวงจรสำหรับฟังก์ชันดังกล่าวก็ได้ หรือบางครั้งอาจจะต้อง modified logic function เพื่อลดจำนวน gate ลงก็ได้ เช่น มี $F = \bar{A}.B$ ต้องใช้ Inverter ๒ ตัว กับ AND gate 2 inputs อีกหนึ่งตัว แต่ถ้าเขียนเป็น $F = \overline{A + B}$ จะใช้ NOR gate 2 inputs เพียงตัวเดียวเท่านั้นดังนี้ เป็นต้น และวิธีที่จะลดจำนวนอุปกรณ์ลงได้วิธีหนึ่งก็คือการใช้ DOT-AND/ORING เข้าช่วย ซึ่งผลยังทำให้ลดกระแสทางคอลเลกเตอร์ของทรานซิสเตอร์อีกด้วย หลังจากที่ได้ประยุกต์วงจรรีเลย์อิเล็กทรอนิกส์เข้ากับฟังก์ชันทั้งระบบแล้ว จากนั้นก็รวบรวมวงจรแบบต่าง ๆ ที่ใช้งานทั้งหมดเพื่อนำไปออกแบบและสร้างวงจรต่อไป






Fig 4.4 Actual Functional Block Diagram of Digital Computer System Trainer

๔.๒.๒ Actual Logic and Circuit Diagrams of Single Address
Computing System


จากโลจิกฟังก์ชันและไดอะแกรมที่ได้กล่าวไว้ในบทที่ ๓ เมื่อนำมา modified function และประยุกต์เข้ากับวงจรเบื้องต้นที่กล่าวไว้ในหัวข้อที่ ๔.๑.๒ สามารถเขียน Functional Diagram ของระบบทั้งหมดได้ดังรูปที่ ๔.๘ และแต่ละส่วนของระบบมีรายละเอียดของ Logic Diagram และ Circuit Diagram ดังรูปที่ ๔.๑๐ ถึง ๔.๑๔




รูปที่ ๔.๑๐ Actual Logic Diagram of One Word in Memory Register
with Read/Write Control Gate





รูปที่ ๔.๑๑ Actual Circuit Diagram of One Bit in Memory Register with Read Gate and Display Circuit



รูปที่ ๔.๑๒ Actual Circuit Diagram of One Word Read/Write Control Gate in Memory Register





Actual Logic and Circuit Diagram of One Bit in Memory
 Output Driver Circuit




ပုံ ၁.၁၄ Actual Logic and Circuit Diagram of One Bit in Memory


Data Input Driver Circuit




ပုံ ၅.၁၃ Actual Logic and Circuit Diagram of CP and STO Driver
Circuit for Memory Unit




ပုံစံ ၃.၁၁ Actual Logic Diagram of Program Register




ပုံစံ ၃.၁၂ Actual Circuit Diagram of One Bit Program Register




ပုံ ၃.၁၄ Actual Circuit Diagram of Control Gate in Program Register




ပုံ ၃.၁၅ Actual Logic Diagram of Memory Buffer Register




ပုံ ၁.၂၀ Actual Circuit Diagram of One Bit in Memory Buffer Register




ပုံ ၁.၂၁ Actual Circuit Diagram of Control Gate in Memory Buffer Register




ပုံစံ ၃.၂၂ Actual Logic Diagram of Accumulator Register




ပုံစံ ၃.၂၃ Actual Circuit Diagram of One Bit in Accumulator Register




ပုံ ၁.၁၁ Actual Circuit Diagram of Control Gate
in Accumulator Register




ပုံ ၁.၁၂ Actual Logic Diagram of Address Register




ပုံစံ d.၂၂ Actual Logic Diagram of One bit in Address Register




ပုံစံ d.၂၃ Actual Logic Diagram of Parallel Adder Gate




ରୂପାଙ୍କ ୧.୧୮ Actual Logic Diagram of Full Adder Circuit





ରୂପାଙ୍କ ୧.୧୯ Actual Circuit Diagram of Full Adder Circuit



সুপ্তি ৫.৩০ Actual Logic Diagram of Function Decoder and Address Decoder Circuit



ပုံ ၁.၁၁၁ Actual Circuit Diagram of Function Decoder and Address Decoder Circuit



Actual Logic and Circuit Diagram Transfer Control Gate









Fig. 2. Actual Logic and Circuit Diagram
of One's Complement Control Gate




রূপচিত্র ৫.৩৫ Actual Logic and Circuit Diagram of Overflow Flip Flop Circuit.



ပုံ ၂၅၂ ၊ အမှန်အတိုင်း Actual Logic and Circuit Diagram of Indicator Circuit




ပုံ ၃.၁၆ Actual Logic Diagram of Instruction Control Gate



$$OF = Y \cdot AS \cdot (\overline{S_f + S_a + S_c} + S_f + \overline{S_a + S_c})$$


ပုံ ၁.၅၁) Actual Logic Diagram of Overflow Checker Circuit





Use 2 Inputs for AND No.2, 4 & 5
3 Inputs for AND No.1 and 3

ပုံ ၁.၅၂) Actual Circuit Diagram of AND Gate

in Instruction Control and Overflow Checker Circuits




Use 2 Inputs for OR No.1, 2, 3, 4 and 5
 Actual Circuit Diagram of OR Gate in
 Instruction Control and Overflow Checker Circuits




Use 2 Inputs for NOR No.1
 3 Inputs for NOR No.2, 4 and 6 Use for NOR No.3 only
 4 Inputs for NOR No.5


Actual Circuit Diagram of NOR Gate in Instruction Control
 and Overflow Checker Circuits




ଫିଗ ୧.୧୦ Actual Logic Diagram of Sequence Control Circuit




Actual Circuit Diagram of Sequence Control Circuit



ပုံ ၂၅၇ ၎် ၎် ၎် Actual Logic Diagram of Timing Control Circuit



ပုံ ၃.၃၃ Actual Circuit Diagram of Timing Control Circuit



ଫିଗ ୧.୧୫ Actual Logic and Circuit Diagram of Clock Circuit