การออกแบบหน่วยเลขคณิตแบบเชื่อมตรง

นาย อติชาต โพธิพันธ์

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรมหาบัณฑิต
สาขาวิชาวิทยาศาสตร์คอมพิวเตอร์ ภาควิชาวิศวกรรมคอมพิวเตอร์
คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย
ปีการศึกษา 2548

ISBN 974-17-3942-7

ลิขสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย

DESIGN OF AN ON-LINE ARITHMETIC UNIT

Mr Atichart Potipunt

A Thesis Submitted in Partial Fulfillment of the Requirements

for the Degree of Master of Science Program in Computer Science

Department of Computer Engineering

Faculty of Engineering

Chulalongkorn University

Academic Year 2005

ISBN 974-17-3942-7

หัวข้อวิทยานิพนธ์	การออกแบบหน่วยเลขคณิตแบบเชื่อมตรง
โดย	นาย อติชาต โพธิพันธ์
สาขาวิชา	วิทยาศาสตร์คอมพิวเตอร์
อาจารย์ที่ปรึกษา	อาจารย์ ดร.อรรถสิทธิ์ สุรฤกษ์

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญามหาบัณฑิต

..... คณบดีคณะวิศวกรรมศาสตร์

(ศาสตราจารย์ ดร.ดิเรก ลาวัณย์ศิริ)

คณะกรรมการสอบวิทยานิพนธ์

..... ประธานกรรมการ

(รองศาสตราจารย์ ดร.ประภาส จงสถิตย์วัฒนา)

..... อาจารย์ที่ปรึกษา

(อาจารย์ ดร.อรรถสิทธิ์ สุรฤกษ์)

..... อาจารย์ที่ปรึกษาร่วม

(อาจารย์ ดร.อาทิตย์ ทองทักษ์)

..... กรรมการ

(อาจารย์ เชษฐ พัฒโนทัย)

อติชาต โพธิพันธ์ : การออกแบบหน่วยเลขคณิตแบบเชื่อมตรง (DESIGN OF AN ON-LINE ARITHMETIC UNIT) อ.ที่ปรึกษา : อ. ดร.อรรถสิทธิ์ สุรฤกษ์, อ. ที่ปรึกษาร่วม : อ. ดร.อาทิตย์ ทองทักษ์, 44 หน้า. ISBN 974-17-3942-7.

ในงานวิจัยนี้ ผู้วิจัยได้ศึกษาทฤษฎีและอัลกอริทึมการคำนวณทางคณิตศาสตร์แบบเชื่อมตรงและได้เสนอการออกแบบหน่วยเลขคณิตที่ใช้ตัวดำเนินการแบบเชื่อมตรง โดยงานวิจัยนี้ให้ความสนใจกับตัวดำเนินการพื้นฐานคือ การบวก การลบ และ การคูณ และได้วิเคราะห์หาข้อจำกัดด้านข้อมูลนำเข้า คือ ขนาดของตัวเลข ระบบของตัวเลข และการแทนค่าของตัวเลขที่จะนำมาคำนวณ และข้อจำกัดด้านการออกแบบหน่วยเลขคณิต คือ ขนาดของวงจร และการควบคุม

จากการจำลองการทำงานหน่วยเลขคณิตแบบเชื่อมตรง พบว่า วงจรของตัวดำเนินการบวกและตัวดำเนินการลบให้ผลลัพท์ถูกต้องโดยไม่จำกัดขนาดของข้อมูลเข้า ส่วนวงจรของตัวดำเนินการคูณให้ผลลัพท์ถูกต้องเมื่อข้อมูลเข้ามีขนาดไม่เกิน 64 ดิจิต แต่ถ้าต้องการนำวงจรของตัวดำเนินการคูณไปใช้งานข้อมูลเข้าที่มีขนาดมากกว่า 64 ดิจิตแล้ว ก็สามารถนำมาต่อขยายเพิ่มเติมได้ และขนาดของหน่วยเลขคณิตที่มีตัวดำเนินการบวก ลบ และคูณที่ออกแบบได้ใช้ปริมาณลอจิกเกตเท่ากับ 11406 เกต

ภาควิชา.....วิศวกรรมคอมพิวเตอร์..... ลายมือชื่อนิสิต.....

สาขาวิชา.....วิทยาศาสตร์คอมพิวเตอร์..... ลายมือชื่ออาจารย์ที่ปรึกษา.....

ปีการศึกษา.....2548..... ลายมือชื่ออาจารย์ที่ปรึกษาร่วม.....

4571482021 : MAJOR COMPUTER SCIENCE

KEYWORD: ON-LINE ARITHMETIC / ARITHMETIC/LOGIC UNIT / ON-LINE PROCESSOR

ATICHART POTIPUNT : DESIGN OF AN ON-LINE ARITHMETIC UNIT. THESIS ADVISOR: ATHASIT SURARERKS, PH.D., THESIS CO-ADVISOR : ARTHIT THONGTAK, Ph.D., 44 pp. ISBN 974-17-3942-7.

In this thesis, we study theory and algorithm of on-line arithmetic and propose a design of arithmetic unit with on-line operator. We focus on some basic operators: adder, subtract and multiplier. We also analysis a constrain of input data that are the size of the input data system and digit representation system. We also consider some constrains of arithmetic unit design such as the size of circuit and controller.

From simulation result it is show that on-line addition and on-line subtraction can be correctly performed with infinity number of the input digits. On-line multiplier operator can process correctly with 64 digits or less. In the case that the input has more than 64 digits, on-line multiplier can also be done with some extension units. In conclusion, our arithmetic unit contains 11406 logic gates.

Department.....Computer Engineering..... Student's signature.....

Field of study.....Computer Science.....Advisor's signature.....

Academic year...2005..... Co-advisor's signature.....

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงเป็นอย่างดีเพราะได้รับความช่วยเหลือและให้การสนับสนุนจากบุคคลหลายท่านดังต่อไปนี้ อ.ดร.อรรถสิทธิ์ สุรฤกษ์ อาจารย์ที่ปรึกษาวิทยานิพนธ์ และ อ. ดร.อาทิตย์ ทองทักษ์อาจารย์ที่ปรึกษาวิทยานิพนธ์ ร่วม ซึ่งช่วยให้คำปรึกษา ข้อชี้แนะและดูแลในการทำวิทยานิพนธ์

ขอขอบคุณ รศ ดร.ประภาส จงสถิตย์วัฒนา ประธานสอบวิทยานิพนธ์ และกรรมสอบวิทยานิพนธ์ อาจารย์ เชษฐ พัฒโนทัย ที่ให้ความกรุณาในการตรวจสอบและให้คำแนะนำรวมทั้งแก้ไขข้อบกพร่องต่างๆ ของวิทยานิพนธ์ฉบับนี้

ขอขอบคุณพี่ๆ เพื่อนๆ และรุ่นน้องทุกคนที่คอยช่วยเหลือและเป็นกำลังใจมาโดยตลอด

ขอขอบคุณจุฬาลงกรณ์มหาวิทยาลัยที่ได้ให้ความรู้และประสบการณ์ในด้านต่างๆ ตลอดจนเป็นสถานที่ในการทำวิทยานิพนธ์

ขอขอบคุณบุคคลที่มิได้เอ่ยนามไว้ ณ ที่นี้ที่ช่วยให้คำปรึกษาและข้อแนะนำต่างๆ

และสุดท้ายนี้ ผู้วิจัยใคร่ขอกราบขอบพระคุณบิดามารดาและครอบครัวที่เป็นกำลังใจและให้การสนับสนุนในด้านต่างๆ ทำให้วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงไปด้วยดี

สารบัญ

หน้า

บทคัดย่อภาษาไทย ..... ง
บทคัดย่อภาษาอังกฤษ ..... จ
กิตติกรรมประกาศ ..... ฉ
สารบัญ ..... ช
สารบัญตาราง ..... ฌ
สารบัญภาพ ..... ญ
บทที่
1 บทนำ
1.1 ความเป็นมาและความสำคัญของปัญหา 1
1.2 วัตถุประสงค์ 2
1.3 ขอบเขตของการวิจัย 2
1.4 ขั้นตอนการดำเนินงานวิจัย 2
1.5 ประโยชน์ที่ได้รับ 3
2 งานวิจัยที่เกี่ยวข้องและทฤษฎีพื้นฐาน
2.1 การคำนวณแบบเชื่อมตรง 4
2.2 ระบบจำนวน 6
2.3 ระบบจำนวนแบบมีเครื่องหมาย 6
2.4 วงจรบวกแบบเชื่อมตรง 9
2.5 วงจรลบแบบเชื่อมตรง 11
2.6 วงจรคูณแบบเชื่อมตรง 12
3 แนวคิดในการออกแบบและพัฒนาวงจร
3.1 โครงสร้างของหน่วยคณิตศาสตร์แบบเชื่อมตรง 14
3.2 หน่วยควบคุมสัญญาณขาเข้า 13
3.3 วงจรดำเนินการแบบเชื่อมตรง 19
3.3.1 วงจรบวกแบบเชื่อมตรง 20
3.3.2 วงจรลบแบบเชื่อมตรง 21
3.3.3 วงจรคูณแบบเชื่อมตรง 22

3.4 หน่วยควบคุมสัญญาณขาออก 28
3.5 หน่วยเลขคณิตแบบเชื่อมตรง 30
4 การทดสอบวงจร
4.1 ผลการทดลองวงจรบวกแบบเชื่อมตรง 33
4.2 ผลการทดลองวงจรบลบแบบเชื่อมตรง 36
4.3 ผลการทดลองวงจรบคูณแบบเชื่อมตรง 38
4.4 ขนาดของวงจรที่ได้จากการออกแบบและจำลองการทำงาน 40
5 สรุปผลการวิจัยและข้อเสนอแนะ
5.1 สรุปผลการวิจัย 41
5.2 ข้อเสนอแนะ 42
รายการอ้างอิง 43
ประวัติผู้เขียนวิทยานิพนธ์ 44

สารบัญตาราง

ตารางที่		หน้า
2.1	แสดงการแทนค่า 7-2i ด้วย $(101001)_{-1+i}$	8
2.2	แสดงการแทนค่า 5+17i ด้วย $(102213.2)_{i2}$	9
2.3	แสดงผลลัพธ์ของพีพีเอ็มเซล	9
3.1	แสดงค่าสัญญาณที่ใช้ควบคุมการรับข้อมูลเข้าและเลือกตัวดำเนินการ	18
3.2	แสดงค่าของข้อมูลหลังใส่วงจร inverter เพื่อกลับค่าของข้อมูล	21
4.1	แสดงค่าข้อมูลเข้าและออกจากการจำลองการทำงานของวงจรบวกแบบเชื่อมตรง	35
4.2	แสดงค่าข้อมูลเข้าและออกจากการจำลองการทำงานของวงจรลบแบบเชื่อมตรง	37
4.3	แสดงค่าข้อมูลเข้าและออกจากการจำลองการทำงานของวงจรคูณแบบเชื่อมตรง	39
4.4	ปริมาณของเกตสำหรับตัวดำเนินการแบบเชื่อมตรง	40

สารบัญภาพ

รูปที่		หน้า
2.1	วงจรพีพีเอ็มเซล	10
2.2	วงจรบวกแบบเชื่อมตรง	11
2.3	วงจรลบแบบเชื่อมตรง	11
2.4	การคูณแบบเชื่อมตรง	12
2.5	วงจรการคูณแบบเชื่อมตรง	13
3.1	หน่วยเลขคณิตแบบเชื่อมตรง	14
3.2	ชนิดของสัญญาณที่เข้าและออกจากหน่วยควบคุมสัญญาณขาเข้า	15
3.3	ตัวอย่างสัญญาณเชิงเลขคณิตแบบซ้ำซ้อน	16
3.4	วงจรเลือกตัวดำเนินการทางคณิตศาสตร์	17
3.5	ส่วนรับข้อมูลเข้า	18
3.6	วงจรตรวจสอบการสิ้นสุดของข้อมูลเข้า	18
3.7	วงจรควบคุมสัญญาณขาเข้า	19
3.8	รูปการแปลงจากวงจรบวกแบบขนานเป็นวงจรบวกแบบเชื่อมตรง	20
3.9	วงจรพีพีเอ็มเซล	20
3.10	วงจรคูณวงจรบวกแบบเชื่อมตรง	21
3.11	รีจิสเตอร์	22
3.12	มัลติพลิเคชั่น	23
3.13	เซลตัวคูณ	23
3.14	วงจรบวกแบบขนาน	24
3.15	วงจรคูณแบบเชื่อมตรงระดับดิจิต	25
3.16	วงจรคูณแบบเชื่อมตรงขนาด 64 ดิจิต	26
3.17	การต่อขยายวงจรคูณแบบเชื่อมตรงเพื่อให้ได้ขนาดขนาด 128 ดิจิต	27
3.18	การเชื่อมต่อวงจรบวกแบบอนุกรมกับวงจรคูณแบบเชื่อมตรงขนาด 64 ดิจิต	27
3.19	หน่วยควบคุมสัญญาณขาออก	28
3.20	หน่วยปรับปรุงข้อมูล	28
3.21	หน่วยควบคุมการสิ้นสุดของชุดข้อมูล	29
3.22	หน่วยควบคุมการสิ้นสุดของชุดข้อมูล	29

3.23 วงจรควบคุมสัญญาณขาออก 30
3.24 หน่วยเลขคณิตแบบเชื่อมตรง 30
3.25 รูปแบบโครงสร้างของวงจรหน่วยคณิตศาสตร์แบบเชื่อมตรง 31
4.1 โปรแกรม XILINX ISE version 8.1i 32
4.2 ผลของการจำลองการทำงานบนโปรแกรมโมเดลซิม 33
4.3 ตัวอย่างการจำลองการทำงานโดยเลือกใช้ตัวดำเนินการบวกแบบเชื่อมตรง 33
4.4 ตัวอย่างการจำลองการทำงานโดยเลือกใช้ตัวดำเนินการลบแบบเชื่อมตรง 36
4.5 ตัวอย่างการจำลองการทำงานโดยเลือกใช้ตัวดำเนินการคูณแบบเชื่อมตรง 38