



อุปกรณ์และส่วนประกอบของอินเทอร์เฟซ

ในบทนี้จะอธิบายถึงหน้าที่การทำงานของอุปกรณ์ที่ใช้เป็นส่วนประกอบในวงจรอินเทอร์เฟซ อุปกรณ์ที่จะใช้ในวงจรได้แก่ ลอจิกเกตต่าง ๆ (Logic Gate) รีจิสเตอร์ (Registor) เกตแบบไตรสเทตบัฟเฟอร์ (Tri-state buffer gate) ยูอาร์ที (Universal Asynchronous Receiver/Transmitter) และตัวสร้างอัตราความถี่ (Baud rate generator) แต่ละอุปกรณ์ดังกล่าวจะแยกหน้าที่ที่ทำในส่วนต่าง ๆ คือ มีลอจิกเกตเป็นวงจรควบคุมหรือวงจรถอดรหัสเลือก ทำหน้าที่เป็นส่วนควบคุมหรือเป็นตัวส่งสัญญาณเลือกรีจิสเตอร์และพอร์ท มีรีจิสเตอร์ทำหน้าที่เป็นตัวกลางส่งผ่านข้อมูลหรือเก็บข้อมูลชั่วคราว โดยจะรับข้อมูลจากไมโครโปรเซสเซอร์ส่งถ่ายออกให้อุปกรณ์ภายนอก หรือรับข้อมูลจากอุปกรณ์ภายนอกส่งเข้าบัสข้อมูล ส่วนไตรสเทตบัฟเฟอร์ ใช้ทำหน้าที่เป็นบัสมบัฟเฟอร์คือ เป็นตัวควบคุมการเคลื่อนย้ายข้อมูลจากส่วนต่าง ๆ เข้ากับบัสข้อมูล นอกจากนี้ยังมี ยูอาร์ที เป็นอุปกรณ์จำพวก แอลเอสไอที่มีวงจรเกือบสมบูรณ์สำหรับเป็นตัวกลางการรับส่งข้อมูลแบบอนุกรมคือ ตัวสร้างความถี่สัญญาณนาฬิกาที่กำหนดอัตราความเร็วในการรับส่งข้อมูล อุปกรณ์ต่าง ๆ ที่กล่าวมานี้จะใช้เป็นส่วนประกอบของวงจรรับส่งข้อมูลแบบอนุกรม หน้าที่และการทำงานต่าง ๆ จะอธิบายโดยละเอียดต่อไปในแต่ละหัวข้อต่อไปนี้


3.1 อุปกรณ์ถอดรหัสเลือกพอร์ทหรือรีจิสเตอร์

อุปกรณ์ส่วนนี้เป็นวงจรซึ่งประกอบขึ้นจากเกตต่าง ๆ ซึ่งปัจจุบันได้มีการสร้างอุปกรณ์ถอดรหัสออกมาเป็นวงจรที่สมบูรณ์อยู่ในตัวไอซีตัวเดียวกัน อุปกรณ์สำหรับถอดรหัสเป็นวงจรรวมซึ่งจะทำหน้าที่เปลี่ยนข้อมูลไบนารี จากสายอินพุตจำนวน n สาย เป็นสัญญาณออกทางเอาต์พุตจำนวน 2^n สาย รหัสสัญญาณอินพุตที่เข้ามาจะให้สัญญาณออกทางเอาต์พุตเพียงหนึ่งสายของการถอดรหัสอินพุต 1 ครั้ง

ในวงจรอินเทอร์เฟซ ใช้ตัวถอดรหัสเป็นส่วนสร้างสัญญาณควบคุม เพื่อที่จะรับออกไปยัง

ส่วนต่าง ๆ ภายในวงจรอินเทอร์เฟสให้ทำงาน ส่วนใหญ่จะใช้เป็นสัญญาณสโตรบ (Strobe)
ควบคุมพอร์ทแต่ละตัวหรือควบคุมรีจิสเตอร์ต่าง ๆ เพราะการเรียกอ้างถึงพอร์ทหรือรีจิสเตอร์
ให้ทำงาน มักกำหนดสายควบคุมการทำงานไว้ 1 สายหรือมากกว่า

ตัวถอกรหัสซึ่งแสดงไว้ในรูปที่ 3.1 เป็นวงจรถอกรหัสแบบ 3 เป็น 8 มีสาย x y
และ z เป็นไบนารีอินพุตและมี D_0 D_1 D_2 D_7 เป็นสายสัญญาณเอาต์พุต
สายเอาต์พุตจะให้สัญญาณลอจิก "0" หรือ "1" ตามรหัสของไบนารีที่เข้ามาทางอินพุต x y
และ z การทำงานแสดงไว้ในตารางที่ 3.1 ตัวอย่างถ้าอินพุต x y และ z เป็น 001
จะให้เอาต์พุตลอจิก "1" ออกมาที่สาย D_1 ส่วนนอกนั้นจะเป็นลอจิก "0" หมด (1)




รูปที่ 3.1 วงจรถอกรหัสแบบ 3สาย เป็น 8สาย

Inputs			Outputs							
x	y	z	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

ตารางที่ 3.1 แสดงการทำงานของวงจรถอดรหัสแบบ 3 เป็น 8 สาย

อุปกรณ์ถอดรหัสเลือกพอร์ทหรือวีจิสเตอร์ในวงจรรออินเทอร์เฟสที่ออกแบบสร้าง ใช้ ไอซีเบอร์ 74LS155 ซึ่งเป็นอุปกรณ์ถอดรหัสแบบ 2 สายเป็น 4 สาย ลักษณะวงจรภายใน เป็นลอจิกเกตต่อกันอยู่ ซึ่งแสดงไว้ในรูปที่ 3.2 ไอซีเบอร์ 74LS155 นอกจากจะใช้ ถอดรหัสเลือกแบบ 2 สายเป็น 4 สาย ยังสามารถใช้เป็นคัตวถอดรหัสแบบ 3 สายเป็น 8 สาย ได้ด้วย การใช้งานทั้ง 2 แบบดูได้จากตารางในรูปที่ 3.2

การใช้ไอซีเบอร์ 74LS155 เป็นคัตวถอดรหัสแบบ 3 สายเป็น 8 สาย จะใช้ C^+ เป็นรหัสอินพุตอีกหนึ่งสายเพิ่มจาก A และ B (C^+ คือ 1C ต่อกับ 2C) G^+ เป็นขอมูล หรือสโตร์ป (G^+ คือ 1G ต่อกับ 2G) และเอาท์พุทคือ 1Y0-1Y3 และ 2Y0-2Y3



FUNCTION TABLES
2-LINE-TO-4-LINE DECODER
OR 1-LINE-TO-4-LINE DEMULTIPLEXER

INPUTS				OUTPUTS			
SELECT	STROBE		DATA	1Y0	1Y1	1Y2	1Y3
B	A	1G	1C				
X	X	H	X	H	H	H	H
L	L	L	H	L	H	H	H
L	H	L	H	H	L	H	H
H	L	L	H	H	H	L	H
H	H	L	H	H	H	H	L
X	X	X	L	H	H	H	H

INPUTS				OUTPUTS			
SELECT	STROBE		DATA	2Y0	2Y1	2Y2	2Y3
B	A	2G	2C				
X	X	H	X	H	H	H	H
L	L	L	L	L	H	H	H
L	H	L	L	H	L	H	H
H	L	L	L	H	H	L	H
H	H	L	L	H	H	H	L
X	X	X	H	H	H	H	H

FUNCTION TABLE
3-LINE-TO-8-LINE DECODER
OR 1-LINE-TO-8-LINE DEMULTIPLEXER

INPUTS				OUTPUTS							
SELECT	STROBE OR DATA			(0)	(1)	(2)	(3)	(4)	(5)	(6)	(7)
C ¹	B	A	G ²	2Y0	2Y1	2Y2	2Y3	1Y0	1Y1	1Y2	1Y3
X	X	X	H	H	H	H	H	H	H	H	H
L	L	L	L	L	H	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	H	H	H
L	H	L	L	H	H	L	H	H	H	H	H
L	H	H	L	H	H	H	L	H	H	H	H
H	L	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	L	H	H
H	H	L	L	H	H	H	H	H	H	L	H
H	H	H	L	H	H	H	H	H	H	H	L


¹C = inputs 1C and 2C connected together
²G = inputs 1G and 2G connected together
H = high level, L = low level, X = irrelevant

รูปที่ 3.2 ลักษณะวงจรรภายในและกาไรโซชิเบอร์ 74LS155


3.2 อุปกรณ์ควบคุมและแสดงสถานะการรับส่ง

การติดต่อข้อมูลถึงกันระหว่างอุปกรณ์รับส่ง จำเป็นต้องมีการส่งสัญญาณสำหรับควบคุม การติดต่อถึงกัน เพื่อให้รู้ว่าจะติดต่อกันด้วยวิธีใด อุปกรณ์ด้านใดเป็นตัวรับอุปกรณ์ด้านใดเป็นตัวส่ง การส่งสัญญาณควบคุมกัน ปกติจะส่งออกจากอุปกรณ์ซึ่งใช้คงสถานะสัญญาณหรือเก็บสัญญาณชั่วคราวไว้ ส่วนใหญ่จะใช้อุปกรณ์จำพวกรีจิสเตอร์หรือฟลิป-ฟลอปเป็นตัวเก็บ ค่าคง ๆ ในรีจิสเตอร์ หรือฟลิป-ฟลอปที่ใช้เป็นสัญญาณควบคุมนั้น โปรแกรมควบคุมในไมโครโปรเซสเซอร์จะเป็นตัวกำหนดส่งมาให้

อุปกรณ์ที่ใช้เก็บสถานะของสัญญาณควบคุมในวงจรที่สร้าง ใช้อุปกรณ์แบบ D ฟลิป-ฟลอป แสดงไว้ในรูปที่ 3.3 เป็นวงจรที่พัฒนาขึ้นจาก RS ฟลิป-ฟลอป แบบใช้พัลส์กระตุ้นให้ทำงาน D อินพุต คอตรงเข้ากับ S อินพุต และคอยาน นอก เกตเข้า R อินพุต ของ RS ฟลิป-ฟลอป การทำงานแสดงไว้ในตารางในรูปที่ 3.3 ค่าของเอาต์พุต Q จะเปลี่ยนตามอินพุตลอจิกที่กำหนดไว้ที่ขา D เมื่อได้รับพัลส์กระตุ้นทุกครั้ง (1)



(ก) แสดงวงจรโดยใช้ NAND เกต



(ข) สัญญาณลักษณะ

Q	D	Q(t-1)
0	0	0
0	1	1
1	0	0
1	1	1

(ค) ตารางการทำงาน


รูปที่ 3.3 D ฟลิป-ฟลอป

วงจรที่ออกแบบสร้างใช้ไอซีเบอร์ 74LS174 เป็น D ฟลิป-ฟลอปแบบมีสายกระตุ้นข้อมูลเข้าเก็บ และสายลบข้อมูล ในไอซีหนึ่งตัวมี D ฟลิป-ฟลอปอยู่ 6 ตัวรายละเอียดเพิ่มเติมดูได้จากภาคผนวก

3.3 อุปกรณ์ควบคุมการคอสัญญาณเข้ากับบัสข้อมูล


ในไมโครโปรเซสเซอร์นั้น บัสข้อมูลจะคอเข้ากับส่วนต่าง ๆ ทั้งอินพุตและเอาต์พุตหลายทาง ปกติบัสข้อมูลของไมโครโปรเซสเซอร์จะใช้เป็นทั้งอินพุตและเอาต์พุตในสายเดียวกัน ซึ่งเรียกกันทั่วไปว่าไบโคเรกชันนอลบัส (Bidirectional bus) ก็จะมีส่วนของวงจร

ไตรสเทคมีฟเฟอร์ เกตที่คอยควบคุม การคอสัญญาณเอาต์พุตหลาย ๆ ทางเข้ากับบัสข้อมูลโดยตรง จะทำให้เกิดการสับสนของข้อมูล และยังอาจทำให้เกิดการเสียหายในควิไซชั่นเนื่องจากการไหลของกระแสที่ผิดปกติอีกด้วย จึงได้มีการสร้างไตรสเทคเกตขึ้น เพื่อให้สามารถต่อบัสต่าง ๆ เข้าด้วยกันได้ ไตรสเทคเกตเป็นอุปกรณ์จำพวกที่ทีแอล ซึ่งจะให้อาต์พุตออกมาถึง 3 สถานะด้วยกันคือ มี 2 สถานะที่แสดงถึงสัญญาณไบนารี "0" และ "1" ซึ่งเป็นไปตามข้อตกลงของที่ทีแอลเกต ส่วนอีกสถานะหนึ่งของเอาต์พุตจะมีความต้านทานสูง (High-impedance) คือสายเอาต์พุตนั้นคล้ายถูกตัดออกจากระบบที่คอยอยู่ ไม่มีผลต่อสัญญาณภายนอกอื่น ๆ



C	เอาต์พุต Y
1	$Y = A$
0	Y = มีความต้านทานสูง

(ก) สายควบคุมแบบพัลส์บวก



\bar{C}	เอาต์พุต Y
0	$Y = A$
1	Y = มีความต้านทานสูง

(ข) สายควบคุมแบบพัลส์ลบ

รูปที่ 3.4 แสดงสัญลักษณ์และการทำงานของเกตแบบไตรสเทคมีฟเฟอร์

สัญลักษณ์ของไตรสเทคมีฟเฟอร์ แสดงไว้ในรูปที่ 3.4 สถานะของเอาต์พุต จะขึ้นอยู่กับค่าต่าง ๆ ที่อินพุต A และ อินพุตควบคุม C เมื่ออินพุตควบคุม C เป็นลอจิก "1" เกตนี้จะทำงานเหมือนคอสวิตช์นำสัญญาณจากอินพุต A ออกไปยังเอาต์พุต Y คือถ้าอินพุต A เป็นลอจิก "1" เอาต์พุต Y ก็จะเป็นลอจิก "1" และถ้าอินพุต A เป็นลอจิก "0" เอาต์พุต Y ก็จะเป็นลอจิก "0" เมื่ออินพุตควบคุม C เป็นลอจิก "0" เอาต์พุต Y จะเหมือนถูกตัดออกจากระบบที่คอยอยู่ คือเอาต์พุต Y จะมีความต้านทานสูง ไม่มีผลของสัญญาณอินพุต A

เข้าไปในระบบไม่ว่าอินพุต A จะเป็นลอจิก "0" หรือ "1" ลักษณะการทำงานเช่นนี้จะทำให้สามารถถอดเอาพุทหลาย ๆ ตัวเข้ากับบัสรวมกันได้ โดยวงจรไครสเทคัมป์เฟอร์ซึ่งไวต่อพุททุกตัวก่อนต่อเข้ากับบัสรวมและควบคุมการส่งข้อมูลเข้าในบัสทีละส่วนไม่ให้เกิดการสับสน (1)

ในวงจรที่ออกแบบสร้าง มีไอซีจำพวกไครสเทคัมป์เฟอร์เกดอยู่ในส่วนต่าง ๆ มากมาย โดยเฉพาะส่วนที่ถอดเอาเข้ากับบัสข้อมูลของไมโครโปรเซสเซอร์ จะใช้เกดแบบนี้เป็นบัฟเฟอร์กันอยู่

3.4 อุปกรณ์เปลี่ยนสัญญาณแบบอนุกรมเป็นขนาน และขนานเป็นอนุกรม

การรับส่งข้อมูลแบบต่อเนื่องหรืออนุกรม อุปกรณ์ที่จำเป็นสำหรับการรับส่งแบบนี้คือ อุปกรณ์ที่จะใช้เปลี่ยนข้อมูลแบบขนานเป็นข้อมูลแบบต่อเนื่องในการส่ง และอุปกรณ์ที่จะเปลี่ยนข้อมูลแบบต่อเนื่องเป็นขนานในการรับ อุปกรณ์ที่ใช้เป็นบัฟเฟอร์สำหรับการส่งถ่ายข้อมูลทั้งแบบขนานและอนุกรม ส่วนใหญ่จะใช้รีจิสเตอร์ประกอบการทำงาน ในปัจจุบันอาจจะควักในการออกแบบวงจรส่วนนี้ เพราะได้มีการสร้างอุปกรณ์สำหรับทำงานเป็นวงจรที่เกือบสำเร็จรูป เรียกกันว่า ยูอาร์ที


ยูอาร์ที (UART Universal Asynchronous Receiver/Transmitter)

ยูอาร์ทีเป็นไอซีจำพวกแอลเอสไอ ซึ่งประกอบด้วยส่วนของวงจรต่าง ๆ รวมอยู่ในตัวเดียวกัน ใช้สำหรับการรับและส่งข้อมูลอนุกรม ในแบบอะซิงโครนัส วงจรภายในของไอซี ยูอาร์ทีจะประกอบด้วยส่วนของวงจรที่สำคัญคือ ส่วนรับข้อมูล (Receiver) และส่วนส่งข้อมูล (Transmitter) ส่วนรับข้อมูลของยูอาร์ทีจะทำหน้าที่รับข้อมูลแบบอนุกรมเพื่อเปลี่ยนเป็นข้อมูลแบบขนาน ส่วนส่งข้อมูลจะเปลี่ยนข้อมูลขนานที่ส่งเข้ามาที่ยูอาร์ทีเป็นข้อมูลอนุกรมเพื่อส่งออก

ถ้ามันจะส่งสัญญาณเข้ากับบัสข้อมูล จะมีเกดจำพวกไครสเทคัมป์เฟอร์คอกอยู่ มีสถานะทางเอาพุทเช่นเดียวกับเกดจำพวกที่ที่แอลคือ เป็นลอจิก "1" +5 โวลต์ และลอจิก "0"

0 โวลต์ หรือกราวด์ ในกรณีที่ไมต้องการส่งข้อมูลเข้ากับบัสของระบบ จะมีสถานะทางเอาต์พุตเป็นความต้านทานสูง ลักษณะเช่นนี้ทำให้สามารถเชื่อมโยงเอาต์พุตต่าง ๆ ของยูอาร์ทีเข้ากับบัสของระบบได้โดยตรง

นอกจากส่วนรับและส่งข้อมูลแล้วยังมีส่วนควบคุมทั้งด้านรับและส่งอีก จากรูปที่ 3.5 ส่วนควบคุมการส่ง จะทำหน้าที่กำหนดคิพข้อมูลที่จะส่งต่อเนื่องกันออกไปว่าเป็นเท่าไร ส่วนด้านรับก็เช่นกันตัวควบคุมจะกำหนดว่าจะรับข้อมูลขนาดคิพ มีการตรวจสอบว่ามีข้อมูลใดผิดพลาดหรือไม่ ตรวจสอบอย่างไร



รูปที่ 3.5 แสดงส่วนประกอบต่าง ๆ ของไอซี ยูอาร์ที

การทำงานของยูอาร์ทีเป็นแบบอะซิงโครนัส คือจะทำงานเป็นอิสระไม่ขึ้นกับความถี่ของระบบ มีวงจรสร้างความถี่สำหรับการรับและส่งโดยตรง

อัตราการรับส่งข้อมูล (Data rate) ตามมาตรฐานทั่วไปของยูอาร์ที ถ้าทำการติดต่อกันด้วยกระแสไฟตรง (Direct Current) สามารถรับส่งข้อมูลในอัตราสูงถึง 40,000 บิต/วินาที โดยใช้ความถี่นาฬิกาเป็น 16 เท่าของอัตราการรับส่งข้อมูล นั่นคือสามารถใช้ความถี่นาฬิกาได้สูงถึง 640 KHz

$$\begin{aligned} \text{อัตราการรับและส่งข้อมูล} &= 640,000 \times \frac{1}{16} && \text{บิต/วินาที} \\ &= 40,000 && \text{"} \end{aligned}$$

โดยทั่วไปยูอาร์ทีจะมีส่วนควบคุมการเลือกรูปแบบของสัญญาณในการติดต่อกันนี้ คือ

- สามารถกำหนดบิตข้อมูลในการรับส่งเป็น 5 6 7 หรือ 8 บิต
- สามารถเลือกส่งสตอปบิตเป็น 1 หรือ 2 บิตต่อกออกไปหลังสิ้นสุดบิตข้อมูล
- สามารถเลือกตรวจสอบพาริตี (Parity) หรือไม่ก็ได้
- สามารถเลือกแบบของพาริตีบิต เป็นพาริตีคี่ (Odd) หรือ คู่ (Even)

นอกจากเอาต์พุตของข้อมูลแล้ว ยูอาร์ทียังมีแฟลคซึ่งเป็นเอาต์พุตสำหรับแสดงสถานะของบัฟเฟอร์รีจิสเตอร์ ทั้งด้านรับและส่ง ด้านรับจะบอกถึงข้อมูลคองเนื่องที่รับเข้าบัฟเฟอร์รีจิสเตอร์ว่าเรียบร้อยหรือพร้อมแล้ว (Data ready) ส่วนด้านส่งจะบอกถึงสถานะของบัฟเฟอร์รีจิสเตอร์ว่าว่างหรือไม่ (Transmitter buffer empty)

ทางด้านรับมีแฟลคสำหรับตรวจสอบข้อผิดพลาดของข้อมูลหลายอย่างด้วยกันคือ รูปแบบผิดพลาด (Framing error) ข้อมูลถูกทับโดยตัวใหม่ (Overrun) และบิตข้อมูลที่ส่งผิดพลาด (Parity error) ส่วนรายละเอียดอื่นนอกเหนือจากที่กล่าวมาจะเพิ่มเติมในภาคผนวก ค. (3)

รายละเอียดของ ยูอาร์ที TMS 6011 ข้างล่างจะบอกว่า ซาต่าง ๆ ทำหน้าที่
อะไร ของการไฟเลี้ยงที่ขาไหนเท่าไร รับส่งข้อมูลที่ขาใด

ไฟเลี้ยงที่คอนการ :

- ขา 1 : + 5 โวลต์
- ขา 2 : -12 โวลต์
- ขา 3 : 0 โวลต์

ส่วนส่ง :

- ขา 26 (อินพุท) : บิต 1 (LSB) ของการส่งอักขระ ASCII อะซิงโครนัส เป็นบิตแรกที่ถูกส่งออกหลัง สตาร์ทบิต ซึ่งเป็น ลอจิก "0"
- ขา 27 (อินพุท) : บิต 2
- ขา 28 (อินพุท) : บิต 3
- ขา 29 (อินพุท) : บิต 4
- ขา 30 (อินพุท) : บิต 5
- ขา 31 (อินพุท) : บิต 6
- ขา 32 (อินพุท) : บิต 7 (MSB) ของอักขระ ASCII อะซิงโครนัส
- ขา 33 (อินพุท) : บิต 8 มักถูกเซ็ทให้เป็น ลอจิก "1" ในระบบ 11 บิต อักขระ ASCII อะซิงโครนัส ซึ่งประกอบด้วย สตาร์ทบิต สคอปบิต และ พาร์ตีบิต สามารถเลือกได้ว่าเป็น คู่ หรือสี่ สำหรับกรณีส่งแบบ รหัส BCD จะใช้ ขา 26-27 เท่านั้น
- ขา 40 (อินพุท) : 16 X CLOCK 0 ถึง 640 KHz มีความถี่เป็น 16 เท่า ของอัตราข้อมูล เอาท์พุท
- ขา 25 (เอาท์พุท) : SERIAL OUTPUT จากส่วนส่ง มีอัตราความเร็วข้อมูล 0 ถึง 40,000 บิต/วินาที (1/16 ของความถี่สัญญาณ นาฬิกา)

- ขา 22 (เอาท์พุท) : TRANSMITTER BUFFER EMPTY แพลก ถ้า TBMT แพลก เท่ากับ 1 สามารถใส่อักขระใหม่เข้า บัฟเฟอร์ตัวส่ง ถ้า TBMT แพลก เท่ากับ 0 แสดงว่าบัฟเฟอร์ตัวส่งยังไม่ว่าง
- ขา 23 (อินพุท) : DATA STROBE จะรับอินพุทพัลส์แบบลบ (Active low) คือเมื่อสัญญาณเปลี่ยนจาก "0" เป็น "0" แล้วกลับเป็น "1" จะเริ่มส่งข้อมูลจากบัฟเฟอร์ ออกไปทางขา
- ขา 24 (เอาท์พุท) : END OF CHARACTER แพลก เมื่อ EOC แพลก เท่ากับ 0 ยูอาร์ที จะอยู่ในระหว่างการส่งข้อมูลออกทาง SERIAL OUTPUT (ขา 25) เมื่อ EOC แพลก เท่ากับ 1 ไม่มีการส่งอักขระ
- ขา 21 (อินพุท) : MASTER RESET ให้อินพุทเป็นลอจิก 0 สำหรับช่วงการทำงานของระบบ อินพุทเป็นลอจิก 1 ยูอาร์ทีจะถูกรีเซ็ตเริ่มใหม่
- ขา 34 (อินพุท) : CONTROL STROBE ถ้าเป็น ลอจิก 1 จะ ส่งค่าควบคุม ต่าง ๆ (ขา 35-39) เข้าสู่ CONTROL REGISTER ซึ่ง CONTROL STROBE สามารถใช้ สวิตช์ หรือ ไขต่อสายตรงเป็น ลอจิก 1 ก็ได้ ขานี้จะทำให้สามารถเปลี่ยน บิตควบคุม ต่าง ๆ ใดก็ได้
- ขา 35 (อินพุท) : NO PARITY ถ้าเป็น ลอจิก 1 จะคิก พาริตีบิต ออกจาก การส่งและรับ โดย สตอปบิต จะตามหลัง บิตข้อมูลสุดท้าย ถ้าต้องการ พาริตี ในการส่งรับด้วย จะต้อง เช็ทขา นี้เป็น ลอจิก 0
- ขา 36 (อินพุท) : NUMBER OF STOP BIT ถ้าเป็น ลอจิก 0 จะมี 1 สตอปบิต ในการส่งแต่ละ อักขระ ถ้าเป็น ลอจิก 1 จะมี 2 สตอปบิต

ขา 37 (อินพุท) : }
 ขา 38 (อินพุท) : } NUMBER OF DATA BIT/CHARACTER กำหนดตาม
 ตารางเพื่อเลือกบิตข้อมูลดังนี้

ขา 37	ขา 38	จำนวนของบิตข้อมูล/อักขระ
0	0	5
0	1	6
1	0	7
1	1	8

ขา 39 (อินพุท) : TYPE OF PARITY ขานี้จะเป็นการเลือกชนิดของพาริตี
 ตรวจสอบที่ตามหลัง บิตข้อมูล ถ้าเป็น ลอจิก 0 จะหมายถึง
 ออกพาริตี ถ้าเป็นลอจิก 1 จะหมายถึง อีเวนพาริตี

ขา 16 (อินพุท) : STATUS WORD ENABLE ถ้าเป็นลอจิก 0 จะทำให้เอาต์พุท
 ขา 13, 14, 15, 19, และ 22 มีความต้านทานสูงเหมือน
 ถูกคัตออกจากระบบ ถ้าเป็นลอจิก 1 ขาคาง ๆ เหล่านี้จะ
 ใหม่ออกมาเป็นลอจิก 0 หรือ 1 ตามสถานะที่เกิด

ส่วนรับ :

ขา 12 (เอาต์พุท) : บิต 1 (LSB) ของการรับอักขระ ASCII อะซิงโครนัส
 เป็น บิต แรกที่รับเข้ามาหลังจากสคาร์ทบิต

ขา 11 (เอาต์พุท) : บิต 2

ขา 10 (เอาต์พุท) : บิต 3

ขา 9 (เอาต์พุท) : บิต 4

ขา 8 (เอาต์พุท) : บิต 5


ขา 7 (เอาต์พุท) : บิต 6

ขา 6 (เอาต์พุท) : บิต 7 (MSB) บิตสุดท้ายของอักขระ ASCII
 อะซิงโครนัส

- ขา 5 (เอาท์พุท) : บิต 8 โดยมากมักเป็น ลอจิก 1 ในระบบอักขระ ASCII ที่ประกอบด้วย 1 สตาร์ทบิต 2 สตอปบิต หรืออาจเป็นพาริตีบิต ซึ่งสามารถเลือกเป็น ออก หรือ อีเวน พาริตี
- ขา 17 (อินพุท) : 16 x CLOCK 0 ถึง 640 KHz มีความถี่เป็น 16 เท่าของอัตราความเร็วข้อมูล
- ขา 20 (อินพุท) : SERIAL INPUT จากส่วนรับ มีอัตราความเร็วข้อมูล อยู่ในช่วง 0 ถึง 40,000 บิต/วินาที (1/16 ของความถี่สัญญาณนาฬิกา)
- ขา 4 (อินพุท) : RECEIVE DATA ENABLE ถ้าเป็น ลอจิก 0 จะเป็นการกระตุ้นข้อมูล ออกสายเอาท์พุท 5 ถึง 12
- ขา 19 (เอาท์พุท) : RECEIVE DATA AVAILABLE แฟล็ก ถ้าเป็นลอจิก 1 แสดงว่าข้อมูล สามารถนำออกใช้งานได้ ถ้าเป็นลอจิก 0 แสดงว่าข้อมูลที่ภาครับ ยังไม่พร้อมใช้งาน
- ขา 18 (อินพุท) : RESET DATA AVAILABLE ถ้าเป็นลอจิก 0 คือการรีเซ็ต RECEIVE DATA แฟล็ก (ขา 19)
- ขา 13 (เอาท์พุท) : RECEIVE PARITY ERROR แฟล็ก ขานี้จะเป็นลอจิก 1 ถ้าอักขระ ที่รับเข้ามาตรวจพาริตี แล้วไม่ถูกต้องตามที่ตั้งไว้ที่ขา 39
- ขา 14 (เอาท์พุท) : FRAMING ERROR แฟล็ก ขานี้จะเป็นลอจิก 1 ถ้าอักขระที่รับเข้ามา มี สตอปบิต ไม่ตรงกับที่ตั้งไว้
- ขา 15 (เอาท์พุท) : OVER-RUN ขานี้จะเป็นลอจิก 1 ถ้า RECEIVE DATA AVAILABLE แฟล็ก ไม่ถูก รีเซ็ต และมีข้อมูลตามเขามาอีก

3.5 อุปกรณ์สร้างอัตราความถี่

การสื่อสารข้อมูลแบบอะซิงโครนัสจะต้องมีส่วนของวงจรสร้างความถี่สัญญาณนาฬิกา เพื่อส่งให้ส่วนรับข้อมูลและส่วนส่งข้อมูล ความถี่ที่ใช้สำหรับการรับส่งข้อมูลแบบอะซิงโครนัสสามารถรับและกันส่งจะต้องใช้ความถี่ในอัตราเดียวกัน กำหนดเรียกกันเป็น บอดเรท (Baud rate หรือ บิต/วินาที) ใช้ความถี่ 16 หน่วยสัญญาณนาฬิกาในการส่ง 1 บิต เช่นถ้าต้องการส่งควย บอดเรท 1,200 ตัวส่งจะต้องใช้ความถี่สัญญาณนาฬิกา เป็น 19.2 KHz วงจรที่ออกแบบสร้างกำหนดไว้เพื่อรับส่งควยบอดเรทสูงสุด 9,600 ซึ่งใช้ความถี่สูงสุด 153.6 KHz สำหรับเป็นสัญญาณนาฬิกา



รูปที่ 3.6 แสดงส่วนประกอบต่าง ๆ ของไอซีเบอร์ COM 5016

CRYSTAL FREQUENCY = 5.0688 MHz										
Transmit/Receive Address				Baud Rate	Theoretical Frequency 16X Clock	Actual Frequency 16X Clock	Percent Error	Duty Cycle %	Divisor	
D	C	B	A							
0	0	0	0	50	0.8 KHz	0.8 KHz	—	50/50	6336	
0	0	0	1	75	1.2	1.2	—	50/50	4224	
0	0	1	0	110	1.76	1.76	—	50/50	2880	
0	0	1	1	134.5	2.152	2.1523	0.016	•	2355	
0	1	0	0	150	2.4	2.4	—	50/50	2112	
0	1	0	1	300	4.8	4.8	—	50/50	1056	
0	1	1	0	600	9.6	9.6	—	50/50	528	
0	1	1	1	1200	19.2	19.2	—	50/50	264	
1	0	0	0	1800	28.8	28.8	—	50/50	176	
1	0	0	1	2000	32.0	32.081	0.253	50/50	158	
1	0	1	0	2400	38.4	38.4	—	50/50	132	
1	0	1	1	3600	57.6	57.6	—	50/50	88	
1	1	0	0	4800	76.8	76.8	—	50/50	66	
1	1	0	1	7200	115.2	115.2	—	50/50	44	
1	1	1	0	9600	153.6	153.6	—	•	33	
1	1	1	1	19.200	307.2	316.8	3.125	50/50	16	

* When Duty Cycle is not exactly 50% . it is 50% ± 10%.

ตารางที่ 3.2 แสดงการกำหนดเลือกอัตราความเร็วรับส่งของไอซี COM 5016

อุปกรณ์สร้างความถี่ที่เลือกใช้ในวงจร เป็นไอซีเบอร์ COM5016 สามารถสร้าง ความถี่สัญญาณนาฬิกาส่งตรงให้ยูอาร์ทีไค์เลย ความถี่ที่จะส่งให้ตัวรับและตัวส่ง สามารถกำหนด เลือกได้ตามมาตรฐานของอัตรารับส่งที่ซึกันอยู่ ในรูปที่ 3.6 เป็นแผนภูมิแสดงโครงสร้าง ภายในของไอซีเบอร์ COM5016 T_A-T_D และ R_A-R_D เป็นขาเลือกความถี่ STT และ STR จะเป็นสวิตช์รับส่งสัญญาณเลือกเข้าควบคุม ความถี่เอาต์พุตจะออกมาทางขา F_T และ F_R และคองไซ์นลิก (Crystal) กำหนดความถี่ 5.0688 MHz ต่อเข้ากับวงจร ออสซิลเลเตอร์ การเลือกความถี่เอาต์พุตสำหรับกำหนดอัตรารับส่ง สามารถเลือกได้ ตามต้องการ ดูได้จากตารางที่ 3.2