การออกแบบวงจรแปลงผันสัญญาณเชิงอุปมานเป็นสัญญาณเชิงเลขโดยใช้เทคนิคการแบ่งครึ่ง และสะสมประจุ

นายวาริทซ์ ลิ่มวิบูลย์

# ศูนย์วิทยทรัพยากร

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ปีการศึกษา 2553 ลิขสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย

#### A DESIGN OF ANALOG TO DIGITAL CONVERTER BASED ON BINARY CHARGE DIVISION AND ACCUMULATION TECHNIQUES



# ฐนย์วิทยทรัพยากร

A Thesis Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering Program in Electrical Engineering Department of Electrical Engineering Faculty of Engineering Chulalongkorn University Academic Year 2010 Copyright of Chulalongkorn University

หัวข้อวิทยานิพนธ์	การออกแบบวงจรแปลงผันสัญญาณเชิงอุปมานเป็นสัญญาณเชิงเลข	
	โดยใช้เทคนิคการแบ่งครึ่งและสะสมประจุ	
โดย	นาย วาริทซ์ ลิ่มวิบูลย์	
สาขาวิชา	วิศวกรรมไฟฟ้า	
อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก	รองศาสตราจารย์ ดร.เอกขัย ลีลารัศมี	

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้นับวิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญามหาบัณฑิต

> LOW VOR คณบดีคณะวิศวกรรมศาสตร์

(รองศาสตราจารย์ ดร.บุญสม เลิศหิรัญวงศ์)

คณะกรรมการสอบวิทยานิพนธ์

.ประธานกรรมการ

(ผู้ช่วยศาสตราจารย์ ดร.วันเฉลิม โปรา)

อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก

(รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี)

VAL กรรมการภายนอกมหาวิทยาลัย

(ดร. นราธิป วงษ์โคเมท)

วาริทซ์ ลิ่มวิบูลย์ : การออกแบบวงจรแปลงผันสัญญาณเชิงอุปมานเป็นสัญญาณเชิงเลขโดย ใช้เทคนิคการแบ่งครึ่งและสะสมประจุ. (A DESIGN OF ANALOG TO DIGITAL CONVERTER BASED ON BINARY CHARGE DIVISION AND ACCUMULATION TECHNIQUES) อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก : รศ. ดร. เอกชัย ลีลารัศมี, 64 หน้า.

วิทยานิพนธ์ฉบับนี้นำเสนอการออกแบบวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณ ดิจิทัลที่ใช้โครงสร้างขีมอสที่กินกำลังงานต่ำ โดยใช้เทคนิคการแบ่งครึ่งประจูและการสะสมประจูในการ ค้นหาสัญญาณแบบการประมาณสืบเนื่อง จากการต่อตัวเก็บประจุที่ถูกอัดประจุไว้ต่อเข้ากับตัวเก็บ ประจุที่ค่าความจุเท่ากันแต่ไม่มีประจุดงอยู่ ประจุดรึ่งหนึ่งจะถูกแบ่งครึ่งไปยังตัวเก็บประจุที่ว่างเปล่า หรือเรียกได้ว่าเกิดการแบ่งครึ่งประจุฐานสอง วงจรมีการตัดสินใจในการทิ้งประจุที่ได้หรือเก็บสะสมใน ตัวเก็บประจุละสมบนตัวละสมประจุ กระบวนการทั้งหมดนี้สามารถแบ่งเป็นจำนวน n ครั้งและให้วงจร แปลงผันที่มีความละเอียดการแปลงผัน n บิต วงจรแปลงผันได้ถูกออกแบบให้ทำงานในรูปผลต่าง สมบูรณ์โดยใช้ตัวเก็บประจุที่มีค่าความจุเท่ากัน 6 ตัว ชีมอสสวิตช์ วงจรออปแอมป์ 1 ตัว และ วงจร เปรียบเทียบแบบแลตซ์ ข้อดีของการใช้เทคนิคนี้คือวงจรไม่จำเป็นต้องเปลี่ยนแปลงโครงสร้างตาม จำนวนบิตและสามารถปรับเปลี่ยนความละเอียดการแปลงผันได้ตามต้องการ รวมถึงวงจรมีแนวโน้ม จะกินพลังงานต่ำเนื่องจากทำงานเฉพาะในการเคลื่อนย้ายประจุ ในงานวิจัยนี้องค์ประกอบที่ทำให้ วงจรมีความเร็วในการแปลงผันต่ำสุดได้ถูกวิเคราะห์ รวมถึงวิเคราะห์ความผิดพลาดของวงจรเนื่องจาก การฉีดของประจุข่องน้ำกระแสของทรานซิสเตอร์ การทะลุผ่านของสัญญาณนาฬิกา และความ ผิดพลาดเนื่องจากอัตราขยายของวงจรออปแอมป์ วงจรแปลงผันนี้ได้ถูกออกแบบโดยใช้เทคโนโลยี มอสเฟตที่ความยาวของช่องน้ำกระแส 0.5 ไมครอนจากบริษัท โมสิส โดยใช้แรงดันแหล่งกำเนิด 3.3 โวลต์ วงจรที่ถูกทดสอบสามารถทำงานได้ที่ 1.25 เมกะเฮิร์ท โดยให้ความละเอียดการแปลงผัน 8 บิต ด้วยคัตราการชักตัวลย่าง 0 15625 เมกะตัวลย่างต่อวินาที

ภาควิชา	วิศวกรรมไฟฟ้า	ลายมือซื่อนิลิต ภารทช ลิมวิบุลย์
สาขาวิชา	วิศวกรรมไฟฟ้า	ลายมือชื่ออ.ที่ปรึกษาวิทยานิพนธ์หลัก คน ปกเพ
ปีการศึกษา	2553	

# # 5270693021 : MAJOR ELECTRICAL ENGINEERING KEYWORDS: SWITCHED CAPACITOR / ANALOG TO DIGITAL CONVERTER (ADC) / BINARY CHARGE DIVISION AND CHARGE ACCUMULATION TECHNIQUES

VARIT LIMWIBUL : A DESIGN OF ANALOG TO DIGITAL CONVERTER BASED ON BINARY CHARGE DIVISION AND ACCUMULATION TECHNIQUES ADVISOR : ASSOC. PROF. EKACHAI LEELARASMEE, Ph.D., 64 pp.

This thesis presents a new CMOS architecture for synthesizing a low power Analog to Digital Converter. It is based on binary charge division and charge accumulation techniques to perform successive approximation. By connecting a charged capacitor with an empty divided capacitors of the same capacitance, half of charge is transferred to the latter, leading to a binary charge division. A decision is then made whether to dump the transferred charge or stored it in an accumulating capacitor through a charge accumulator. This combined process of charge division and accumulation can be repeated n times to implement an n bit successive approximation analog to digital converter. The circuit is designed to operate in fully differential mode using only 6 equal capacitors, a number of CMOS switches, one operational amplifier and a latch comparator. A distinctive advantage of this technique is in its capability to generate any number of bits without changing its structure. The circuit also tends to be low power as it operates only on charges. Factors determining the minimum conversion time will be analyzed. Effect of charge injection, clock feed through and op-amp finite gain will also be given. The circuit is implemented using 0.5um CMOS technology from MOSIS and operated at 3.3V supply voltage. Testing shows that it can operate at 1.25 MHz clock and yields an 8-bit output with a conversion rate of 0.15625 Msample/sec.

Department; Electrical Engneering Student's Signature Field of Study: Electrical Engineering Advisor's Signature. Academic Year: 2010

9

#### กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้ สำเร็จลุล่วงไปได้ด้วยความช่วยเหลืออย่างดียิ่งของ รองศาสตราจารย์ ดร.เอกชัย ลีลารัศมี อาจารย์ที่ปรึกษาวิทยานิพนธ์ของข้าพเจ้า ซึ่งได้ให้คำแนะนำและแนวทางใน การออกแบบวงจรรวม และขอขอบพระคุณ ผู้ช่วยศาสตราจารย์ วันเฉลิม โปรา ที่ให้สถานที่และ คอมพิวเตอร์ในการทำวิจัย อีกทั้งขอขอบพระคุณอ.บุญช่วย ทรัพย์มนซัย ที่ให้คำแนะนำเกี่ยวกับ มอสเฟตและพื้นฐาน

ขอขอบคุณจุฬาลงกรณ์มหาวิทยาลัยที่ให้ความรู้และประสบการณ์ดีๆ ทั้งด้านวิชาการ ด้านสังคมและอื่นๆแก่ข้าพเจ้า

ขอกราบขอบพระคุณ บิดา-มารดา ที่อำนวยความสะดวกและเป็นกำลังในการงานวิจัย ครั้งนี้

ขอขอบคุณคุณพี่ ไพโรจน์ คิรินามารัตนะ และพี่ๆจากบริษัท ซิลิกอนคราฟ ที่ช่วยสอน พื้นฐานการออกแบบวงจรรวมและให้คำปรึกษาในปัญหาการออกแบบ

สุดท้ายนี้ขอขอบคุณ<mark>พี่ๆ เพื่อนๆ น้องๆ ในห้องปฏิบัติกา</mark>รวิจัยการออกแบบและประยุกต์ วงจรรวมทุกคน สำหรับความช่วยเหลือ คำแนะนำและความรู้สึกดีๆที่มีให้มาโดยตลอด

ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

### สารบัญ

	หน้า
บทคัดย่อภา	าษาไทยร
บทคัดย่อภา	าษาอังกฤษจ
กิตติกรรมป	ระกาศณ
สารบัญ	
สารบัญตาร	กางรู
สารบัญภาเ	N
บทที่ 1 บทเ	ມຳ1
1.1.	ความเป็นมาและ <mark>ความสำคัญในการทำวิจัย</mark> 1
1.2.	วัตถุประสงค์ของการวิจัย
1.3.	ขอบเขตของการวิจัย
1.4.	ประโยชน์ที่คาดว่าจะได้รับ
1.5.	วิธีดำเนินการวิจัย
1.6.	ลำดับขั้นตอนในการเสนอผลการวิจัย4
บทที่ 2 หลัก	าการและทฤษฎีที่เกี่ยวข้อง5
2.1.	เทคนิคการประมาณแบบสืบเนื่อง (Successive Approximation Technique)5
2.2.	วงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการประมาณสืบเนื่องโดย
การกระจ	ภายประจุใหม่ (Charge Redistribution Successive Approximation Analog-to-
Digital C	Converter)6
2.3.	โครงสร้างสวิตช์และตัวเก็บประจุ (Switched-Capacitor Structure)
2.3.1.	การใช้มอสเฟตทำหน้าที่สวิตช์ (MOSFET as Switch)

	หน้า
2.3.2	2. ความเร็วของวงจรสวิตช์และตัวเก็บประจุ (Switched Capacitor Circuits Speed)
2.3.3	3. ความแม่นยำในการทำงานของสวิตช์ (Switched Capacitor Circuits Precision).
2.4.	วงจรแบ่งครึ่งประจุ (Binary Charge Division Circuit)13
2.5.	วงจรสะสมประจุ (Charge Accumulation Circuit)14
2.6.	สรุปท้ายบท15
บทที่ 3 วง	งจรแปลงผันแอน <mark>ะล็อกเป็นดิจิทั</mark> ลแบบการประมาณสืบเนื่องโดยใช้หลักการแบ่งครึ่งประจุ
และสะสม	งประจุ (Analog to Digital Converter Circuits based on Binary Charge Division
and Cha	rge Accumulation techniques)
3.1.	โครงสร้างวงจร <mark>แปลงผันดิจิทัลเป็นแอนะ</mark> ล็อกต้นแบบ (Digital to Analog Converter
Prototy	ype Architecture)
3.2.	จังหวะการทำงานข <mark>องวงจรแปลงผันดิจิทัลเ</mark> ป็นแอนะล็อกต้นแบบ (Operation of
Prototy	ype DAC)
3.3.	วงจรออปแอมป์แบบผลต่างสมบูรณ์ (Fully-Differential Operational Amplifier)21
3.4.	โครงสร้างวงจรแปลงผันแอนะล็อกเป็นดิจิทัลในงานวิจัย (Proposed Analog to
Digital	Converter Architecture)
3.5.	สรุปท้ายบท23
บทที่ 4 ก′	ารออกแบบวงจรแปลงผันแอนะล็อกเป็นดิจิทัลโดยใช้เทคนิคการแบ่งครึ่งและสะสมประจุ
(Design	of Analog to Digital Converter Circuit using Binary Charge Division and
Accumul	ation Techniques)24
4.1.	ข้อมูลเบื้องต้นในการออกแบบ (Design Specification)24
4.2.	การออกแบบวงจรแปลงผันสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก (Design of
Digital	-to-Analog Converter Circuit)25

	หน้า
4.2.7	1. การออกแบบวงจรชักตัวอย่างแรงดันอ้างอิง (Design of Reference Voltage
Sam	pling Circuit)25
4.2.2	2. การออกแบบวงจรแบ่งครึ่งประจุ (Binary Charge Division Circuit)31
4.2.3	3. การออกแบบสวิตช์วงจรสะสมประจุ (Design of Charge Accumulation
Swit	ches)
4.2.4	4. การออกแบบวงจรออปแอมป์ผลต่างสมบูรณ์ (Design of Fully-Differential
Ope	rational Amplifier Circuit)
4.3.	การออกแบบวงจรเปรียบเทียบ (Design of Comparator Circuit)41
4.3.	1. การออกแบบวงจรขยายขาเข้า (Design of Preamplifier Circuit)
4.3.2	2. การออกแบบวงจ <mark>รตัดสินระดับสัญญาณ (Design</mark> of Decision Circuit)44
4.4.	การออกแบบวงจรแลตช์พลวัต (Design of Dynamic Latch Circuit)45
4.5.	การออกแบบวงจ <mark>ร</mark> ลอจิกควบคุม (Design of Control Logic Circuit)46
4.6.	สรุปท้ายบท47
บทที่ 5 พ	ลังงาน ผลการจำลองสภาวะชั่วครู่ของทั้งระบบ ความไม่เป็นเชิงเส้นผลต่าง และความไม่
เป็นเชิงเส้	นผลรวมของวงจร (Power Consumption Overall Transient Simulation Differential
Nonlinea	rity and Integral Nonlinearity of Proposed ADC)48
5.1.	พลังงานในวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (Power Consumption of ADC)48
5.2.	ผลการจำลองสภาวะชั่วครู่ของทั้งระบบ (Overall Transient Simulations)50
5.3.	ผลความไม่เชิงเส้นผลต่างและความไม่เชิงเส้นผลรวมของวงจรแปลงผัน 8 บิต
(Differe	entail Nonlinearity and Integral Nonlinearity of 8 bits Proposed ADC)58
5.4.	สรุปท้ายบท61
บทที่ 6 ข้ะ	อสรุปและข้อเสนอแนะ
6.1.	ข้อสรุป62

		หน้า
6.2.	ข้อเสนอแนะ	62
รายการอ้า	งอิง	63.
ภาคผนวก.		64
ประวัติผู้เขี	ียนวิทยานิพนธ์	65

រា



# ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

#### สารบัญตาราง

หน้า
ตารางที่ 1-1 วงจรแปลงผันแอนะล็อกเป็นดิจิทัลชนิดต่างๆในปัจจุบัน
ตารางที่ 4-1 ขนาดของทรานซิสเตอร์ในวงจรออปแอมป์หลักในรูปที่ 4-15
ตารางที่ 4-2 ขนาดของทรานซิสเตอร์ในวงจรสร้างจุดทำงานรูปที่ 4-16
ตารางที่ 4-3 ขนาดของทรานซิสเตอร์ในวงจรป้อนกลับโหมดร่วมรูปที่ 4-17
ตารางที่ 4-4 พารามิเตอร์ของทรานซิสเตอร์หนึ่งหน่วยที่ใช้ในการออกแบบวงจรขยายขาเข้า42
ตารางที่ 4-5 ขนาดของทรานซิสเตอร์ในวงจรตัดสินระดับสัญญาณ45
ตารางที่ 4-6 ขนาดของทรานซิสเตอร์ในวงจรผกผันในวงจรแลตช์พลวัต
ตารางที่ 5-1 กระแสและกำลังงานในวงจรออปแอมป์ทั้งหมด48
ตารางที่ 5-2 พลังงานที่ใช้ในวง <mark>จรแปลงผันแอนะล็อกเป็นดิจิทัลหนึ่</mark> งวัฏจักร

ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

### สารบัญภาพ

หน้า
รูปที่ 1-1 โครงสร้างโดยรวมของวงจรแปลงผันแบบการประมาณสืบเนื่อง2
รูปที่ 2-1 ภาพแสดงตัวอย่างการประมาณแบบสืบเนื่อง5
รูปที่ 2-2 ผังงานสรุปการทำงานของวงจรแปลงผันแบบสืบเนื่องความละเอียด n บิต
รูปที่ 2-3 วงจรแปลงผันแบบการประมาณสืบเนื่องที่การกระจายประจุใหม่
รูปที่ 2-4 ภาวะการทำงานของวงจรแปลงผันแบบกระจายประจุใหม่ 5 บิต
รูปที่ 2-5 แบบจำลองมอสเฟ <mark>ตชนิดเอ็นใน</mark> รูปของคว <mark>ามต้านทาน</mark> ขณะทำงานอยู่ในโหมดความ ต้านพวนซ่องอือ
NITRNITRT.1/18111
รูปที่ 2-6 รูปแสดงความเร็วและความผิดพลาดในการชักตัวอย่างเมื่อมอสเฟตทำงานในภาวะ
ความต้านทานช่วงลึก
รูปที่ 2-7 แสดงการไหลของปร <mark>ะจุส่วนเกินจากมอสเฟตทั้งสองช</mark> นิดขณะกำลังหยุดทำงาน 11
รูปที่ 2-8 การเหนี่ยวนำของสัญญานาฬิ <mark>กาผ่านตัวเก็บป</mark> ระจุพาราซิติกของมอสเฟต12
รูปที่ 2-9 วงจรแบ่งครึ่งประจุที่ใช้มอ <mark>สเฟตในโหมดความ</mark> ต้านทานแทนสวิตช์
รูปที่ 2-10 วงสะสมประจุโดยใช้มอสเฟตในการทำงานแทนสวิตช์14
รูปที่ 3-1 โครงสร้างวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบที่ประกอบด้วยวงจรแบ่งครึ่งประจุ
และวงจรสะสมประจุ16
รูปที่ 3-2 กราฟแสดงตัวอย่างสัญญาณควบคุมวงจรแปลงผันดิจิทัลเป็นแอนะล้อกต้นแบบ 18
รูปที่ 3-3 เฟสการชักตัวอย่างของวงจรแปลงผันดิจิทัลเป็นแอนะล็อก
รูปที่ 3-4 เฟสการแบ่งครึ่งประจุบนระหว่างตัวเก็บประจุ C <sub>1</sub> และ C <sub>2</sub>
รูปที่ 3-5 กราฟแสดงตัวอย่างแรงดันบนตัวเก็บประจุ C₁ (V₁) และ C₂ (V₂)
รูปที่ 3-6 รูปการเพิ่มประจุในเฟสการสะสมประจุโดยการต่อตัวเก็บประจุ C₂ เข้ากับขาเข้าวงจร
้ออปแอมป์ตรงขั้ว

รูปที่ 3-7 กราฟแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อกที่มีสัญญาณนาฬิกาควบคุมตาม
รูปที่ 3-220
รูปที่ 3-8 วงจรออปแอมป์แบบผลต่างสมบูรณ์ที่ใช้ในวงจรสะสมประจุ
รูปที่ 3-9 บล็อกไดอะแกรมของวงจรแปลงผันในงานวิจัยนี้
รูปที่ 3-10 โครงสร้างวงจรโดยรวมของวงจรแปลงผันทั้งหมดในงานวิจัยนี้
รูปที่ 4-1 วงจรชักตัวอย่างแรงดันอ้างอิงที่ใช้มอสเฟตแทนสวิตช์
รูปที่ 4-2 ผลการจำลองสภาว <mark>ะชั่วครู่ผลจ</mark> ากการฉีดประจุช่องน้ำกระแสที่ส่งผลต่อแรงดัน V <sub>11</sub> บน
โนดตัวเก็บประจุ C <sub>11</sub> 27
รูปที่ 4-3 ผลการจำลองสภาวะชั่วครู่ผลจากการฉีดประจุช่องนำกระแสที่ส่งผลต่อแรงดัน V <sub>12</sub> บน
โนดตัวเก็บประจุ C <sub>12</sub> 27
รูปที่ 4-4 ผลการจำลองสภาวะชัวครู่การฉีดประจุช่องน้ำกระแสที่ส่งผลต่อแรงดัน V <sub>1</sub> ที่เกิดจาก
ผลต่างแรงดัน V₁₁ และ V₁₂
รูปที่ 4-5 ผลการจำลองสภาวะชั่วค <mark>รู่แสดงความเร็วในกา</mark> รซักตัวอย่างของแรงดัน V <sub>11</sub>
รูปที่ 4-6 ผลการจำลองสภาวะชั่วครู่แสดงความเร็วในการซักตัวอย่างของแรงดัน V <sub>12</sub>
รูปที่ 4-7 ผลการจำลองสภาวะชั่วครู่แสดงความเร็วในการชักตัวอย่างของแรงดัน V <sub>1</sub>
รูปที่ 4-8 โครงสร้างวงจรแบ่งประจุร่วมโดยตัวเก็บประจุมีค่าเท่ากันทั้งหมด
รูปที่ 4-9 แสดงการไหลของประจุในสวิตช์มอสเฟต (ก) ขณะเริ่มการแบ่งครึ่งประจุ (ข) ขณะหลัง
การแบ่งครึ่งประจุเสร็จสิ้น
รูปที่ 4-10 ผลการจำลองสภาวะชั่วครู่แรงดันบนตัวเก็บประจุจากการแบ่งครึ่งประจุ
รูปที่ 4-11 ผลการจำลองสภาวะชั่วครู่ของผลต่างแรงดันบนตัวเก็บประจุ C <sub>11</sub> และ C <sub>12</sub> (V <sub>1</sub> =V <sub>11</sub> -V <sub>12</sub> )
รูปที่ 4-12 โครงสร้างวงจรสะสมประจุที่ใช้มอสเฟตชนิดเอ็นแทนสวิตช์
รูปที่ 4-13 การฉีดประจุจากมอสเฟตสวิตช์ที่ใช้เพิ่มประจุสะสม

หน้า
รูปที่ 4-14 การฉีดประจุจากมอสเฟตสวิตช์ที่ใช้ลดประจุสะสม
รูปที่ 4-15 วงจรออปแอมป์สองระยะที่ใช้ในงานวิจัย
รูปที่ 4-16 วงจรสร้างจุดทำงานแก่วงจรออปแอมป์หลักใน รูปที่ 4-15
รูปที่ 4-17 วงจรป้อนกลับโหมดร่วม40
รูปที่ 4-18 ผลตอบสนองทางความถี่โดยการจำลองสัญญาณไฟสลับ
รูปที่ 4-19 ผลตอบสนองการกวา <mark>ดแรงดันขาเข้าด้านบวกข</mark> องวงจรออปแอมป์
รูปที่ 4-20 โครงสร้างวงจรขยายขาเข้า (Preamplifier Circuits)
รูปที่ 4-21 วงจรการหาพารามิเตอร์ทรานซิสเตอร์
รูปที่ 4-22 วงจรตัดสินระดับสัญญาณ (Decision Circuit)
รูปที่ 4-23 วงจรแลตซ์พลวัต (Dynamic Latch)
รูปที่ 4-24 รูปแสดงสัญญาณ <mark>การเปิด/ปิดวงจรแลตช์ (ф<sub>latch</sub>)</mark>
รูปที่ 5-1 รูปบน: กราฟผลต่างแรงดั <mark>นบนคู่ตัวเก็บประจุ</mark> C <sub>11</sub> –C <sub>12</sub> (V <sub>1</sub> ) และ C <sub>21</sub> -C <sub>22</sub> (V <sub>2</sub> )50
รูปที่ 5-2 ผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V <sub>D/A</sub> ) และผลต่างแรงดัน
สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V <sub>in</sub> ) มีค่า 200 มิลิโวลต์51
รูปที่ 5-3 แรงดันขาออกด้านบวกวงจรเปรียบเทียบ (V <sub>comp+</sub> ) เมื่อแรงดันขาเข้าเท่ากับ 200มิลิโวลต์
รูปที่ 5-4 สัญญาณดิจิทัลขาออก (D <sub>out</sub> ) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า
เท่ากับ 200มิลิโวลต์
รูปที่ 5-5 ผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V <sub>D/A</sub> ) และผลต่างแรงดัน
สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V <sub>in</sub> ) มีค่า 400 มิลิโวลต์53
รูปที่ 5-6 สัญญาณดิจิทัลขาออก (D <sub>out</sub> ) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า
เท่ากับ 400มิลิโวลต์

รูปที่ 5-7 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V <sub>D/A</sub> ) และผลต่างแรงดั	ัน
สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V <sub>in</sub> ) มีค่า 600 มิลิโวลต์	54
รูปที่ 5-8 สัญญาณดิจิทัลขาออก (D <sub>out</sub> ) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า	
เท่ากับ 600 มิลิโวลต์	55
รูปที่ 5-9 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V <sub>D/A</sub> ) และผลต่างแรงดั	ัน
สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V <sub>in</sub> ) มีค่า 800 มิลิโวลต์	55
รูปที่ 5-10 สัญญาณดิจิทัลขาอ <mark>อก (D<sub>ou</sub>)</mark> ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า	
เท่ากับ 800 มิลิโวลต์	56
รูปที่ 5-11 รูปบน: กราฟผลต่างแรงดัน V <sub>1</sub> และ V <sub>2</sub> 3 วัฏจักรการแปลงผัน, รูปล่าง: กราฟสัญญา	ณ
นาฬิกาที่ 1( $\phi_1$ ) และสัญญาณการชักตัวอย่าง( $\phi_s$ )3 วัฏจักรการแปลงผัน	56
รูปที่ 5-12 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V <sub>D/A</sub> ) และผลต่างแรง	ดัน
สัญญาณขาเข้าของวงจรแป <mark>ลง</mark> ผันแอนะล็อกเป็นดิจิทัล (V <sub>in</sub> ) ที่มีค่าเปลี่ยนแปลง	57
รูปที่ 5-13 สัญญาณดิจิทัลขาอ <mark>อ</mark> ก (D <sub>out</sub> ) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้ามี	ไค่า
เปลี่ยนไป 3 วัฏจักร	57
รูปที่ 5-14 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิต	58
รูปที่ 5-15 กราฟการถ่าย <mark>โอ</mark> นของวงจรแปลงผัน 8 บิตในช่วงบิต 0 ถึงบิต 60	59
รูปที่ 5-16 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิตในช่วงบิต 60 ถึงบิต 125	59
รูปที่ 5-17 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิตในช่วงบิต 125 ถึงบิต 190	60
รูปที่ 5-18 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิตในช่วงบิต 190 ถึงบิต 255	60
รูปที่ 5-19 ความไม่เป็นเชิงเส้นผลต่างและความไม่เป็นเชิงเส้นผลรวม	61

หน้า

บทที่ 1

บทนำ

#### 1.1. ความเป็นมาและความสำคัญในการทำวิจัย

การสื่อสารของมนุษย์ส่วนใหญ่ ในอดีตอยู่ในรูปสัญญาณแอนะล็อก เช่น สัญญาณวิทยุ สัญญาณเสียง เป็นต้น ทำให้ระบบอิเล็กทรอนิกส์ไฟฟ้ าดั้งเดิมอยู่ในรูปสัญญาณแอนะล็อก แต่ใน ปัจจุบันมีการพัฒนา การใช้คอมพิวเตอร์และ ระบบฝังตัว (Computer and Embedded Systems) ซึ่งเป็นอุปกรณ์ที่ใช้สัญญาณดิจิทัลในการประมวลผล (Digital Processing) ดังนั้นเพื่อให้อุปกรณ์ เหล่านี้ทำงานร่วมกับ สัญญาณแอนะล็อก ได้ จึงมีการพัฒนาวงจร แปลงผันแอนะล็อก เป็นดิจิทัล (Analog to Digital Converter, ADC) ขึ้น

วงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลเป็นวงจรที่ใช้กันแพร่หลายในระบบ วงจรรวมแบบใหม่ ที่ต้องการความสามารถในการสื่อสารข้อมูล อย่างไรก็ดี ในปัจจุบัน วงจรรวม ต้องการการออกแบบให้มีขนาด เล็ก กินพลังงานต่ำ การออกแบบวงจรแปลงผันสัญญาณดังกล่าว จึงจำเป็นต้องมีการปรับปรุงให้ตอบสนองความต้องการนั้นมากขึ้น

วงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล (Analog to Digital Converter) มี หลากหลายชนิด ยกตัวอย่างเช่นดังตารางที่ 1-1ที่แสดงวงจรแปลงผันแอนะล็อกเป็นดิจิทัลบาง ชนิดที่มีอยู่ในปัจจุบัน และสรุปความสามารถในการทำงานในด้านความเร็ว (Speed) และความ แม่นยำในการแปลงผัน (Accuracy)

Low-to-Medium Speed, High Accuracy	Medium Speed, Medium Accuracy	High Speed, Low-to- Medium Accuracy
Integrating	Successive Approximation	Flash
Sigma-Delta	Algorithmic	Two-Step
		Pipelined

ตารางที่ 1-1 วงจรแปลงผันแอนะล็อกเป็นดิจิทัลชนิดต่างๆในปัจจุบัน

วงจรแปลงผันในตารางที่ 1-1 มีคุณลักษณะแตกต่างกัน เช่น วงจรแปลงผันสัญญาณ แบบแฟลช (Flash) มีข้อดีในเรื่องความเร็วในการแปลงผัน แต่ใช้พลังงานสูงเนื่องจากใช้วงจรออป แอมป์เท่ากับจำนวนบิตข้อมูลที่ต้องการ วงจรแปลงผันสัญญาณแบบอินทิเกรต (Integrating) เป็น วงจรแปลงผันที่มีความละเอียดสูงแต่มีความเร็วต่ำในการทำงานเช่นเดียวกับวงจรแปลงผันแบบ ซิกมา-เดลต้า (Sigma-Delta)

วงจรแปลงผันแบบการประมาณสืบเนื่องเป็นวงจรที่มีความเร็ว และความแม่นยำในการ แปลงผันปานกลางเมื่อเทียบกับประเภทอื่นๆ และมีองค์ประกอบของวงจรไม่มากนักจึงเป็นที่นิยม ใช้ในวงจรรวมทั่วๆไปที่ไม่ต้องการใช้ความละเอียดสูง และออกแบบได้ง่าย

โดยทั่วไปวงจรแปลงผันแบบการประมาณสืบเนื่องมีโครงสร้างดังแสดงในรูปที่ 1-1 และมี หลักการทำงานในการค้นหาแบบฐานสอง (Binary Search Algorithm) โดยนำสัญญาณแรงดัน อ้างอิง (Reference Voltage) มาเปรียบเทียบกับสัญญาณขาเข้าของวงจรแปลงผัน (Input Voltage) ให้ค่าสัญญาณขาออกในรูปสัญญาณดิจิทัล หรือ บิต (Bit)



#### รูปที่ 1-1 โครงสร้างโดยรวมของวงจรแปลงผันแบบการประมาณสืบเนื่อง

รูปที่ 1-1 แสดงโครงสร้างโดยรวมของวงจรแปลงผันแบบการประมาณสืบเนื่อง ที่ประกอบ ไปด้วยวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (Digital-to-Analog Converter) วงจรควบคุมลอจิก (Control Logic) วงจรเปรียบเทียบ (Comparator) ซึ่งวงจรแปลงผันดิจิทัลเป็นแอนะล็อกทำหน้าที่ สร้างแรงดันเปรียบเทียบ ใหม่ทุกครั้งที่มีการเปรียบเทียบ แรงดันเปรียบเทียบ ใหม่นั้นถูกนำไป เปรียบเทียบเพื่อให้ได้สัญญาณดิจิทัลผ่านวงจรเปรียบเทียบ และวงจรควบคุมลอจิกมีหน้าที่ ตั้งค่า การทำงานของวงจรแปลงผันดิจิทัลเป็นแอนะล็อก

วงจรแปลงผันแบบการประมาณสืบเนื่อง แบบซีมอส (CMOS) ที่แพร่หลายในปัจจุบัน คือ วงจรแปลงผันโดยใช้หลักการ กระจายประจุใหม่ (Charge Redistribution) ซึ่งใช้สวิตช์และตัวเก็บ ประจุที่ทำการถ่วงน้ำหนักค่าความจุแบบฐานสอง (Binary Weighted Capacitance Capacitors) (C, C/2, C/4,..., C/2<sup>n-1</sup>) แทนวงจรแปลงผันดิจิทัลเป็นแอนะล็อก เพื่อสร้างแรงดันเปรียบเทียบใหม่ และมีโครงสร้างเหมือน รูปที่ 1-1ที่ใช้วงจรเปรียบเทียบในการหาค่าสัญญาณดิจิทัลจากการ เปรียบเทียบ โดยในปัจจุบันมีวงจรรวมวงจรแปลงผันแบบนี้ด้วยดังเช่น วงจรรวมเบอร์ TLV571ของ บริษัท เทคซัสอินซทรูเมนต์ (Texas Instrument Inc.)ที่ให้ความละเอียด 8 บิต มีอัตราการชัก ตัวอย่างเท่ากับ 625 กิโลตัวอย่างต่อวินาทีซึ่งมีความเร็วปานกลาง , วงจรรวมเบอร์ AD7653 ที่ให้ค วาละเอียด 16 บิต ซึ่งมีความเร็วอัตราการชักตัวอย่างสูงเท่ากับ 10 เมกะตัวอย่างต่อวินาที รวมถึง วงจรไมโครคอนโทรล โลเลอร์ เบอร์ MSP430F1122 ที่ประกอบด้วยวงจรแปลงผันประมาณแบบ สืบเนื่อง 10 บิต

ข้อดีของวงจรคือ การกินพลังงานต่ำ เนื่องจากการกระจายประจุใหม่ในตัวเก็บประจุไม่ สูญเสียพลังงานในการอัดประจุใหม่อีกตลอดการทำงาน แต่มีข้อเสียในการใช้พื้นที่มากหากต้องใช้ ตัวเก็บประจุขนาดใหญ่เพื่อคงค่าประจุและต้องอาศัยความแม่นยำในการผลิตตัวเก็บประจุให้มีค่า ถ่วงน้ำหนักฐานสอง ดังนั้นในวิทยานิพนธ์ฉบับนี้จึงนำเสนอวงจรแปลง ผันแอนะล็อกเป็นดิจิทัล แบบการประมาณสืบเนื่องที่ใช้หลักการแบ่งประจุและสะสมประจุ ที่มีส่วนประกอบจาก ค่าความจุ ของตัวเก็บประจุเพียงค่าเดียวในการเพิ่ม/ลด ระดับแรงดันเปรียบเทียบใหม่ในการเปรียบเทียบแต่ ละครั้ง วิจัยและทดสอบโดยการจำลองวงจรในคอมพิวเตอร์ รวมถึงทำการวิเคราะห์ในด้าน พลังงานและความแม่นยำ

#### 1.2. วัตถุประสงค์ของการวิจัย

- 1. ศึกษาและออกแบบต้นแบบวงจรรวมซีมอส (CMOS) ที่กินพลังงานต่ำ
- 2. ออกแบบวงจรต้นแบบแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล
- 3. วิเคราะห์วงจรด้านพลังงาน ความเร็วและความแม่นยำในการแปลงผัน

### 1.3. ขอบเขตของการวิจัย

- น้ำเสนอต้นแบบวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลที่มีความละเอียด
  8 บิต โดยใช้ทรานซิสเตอร์ซีมอส (CMOS) เทคโนโลยี 0.5um
- 2. ศึกษาคุณภาพของวงจรด้านพลังงาน ความเร็วและความผิดพลาดในการแปลงผัน
- 3. ใช้โปรแกรม Hspice ในการออกแบบและทดสอบวงจรในคอมพิวเตอร์

#### 1.4. ประโยชน์ที่คาดว่าจะได้รับ

- 1. ได้รับความรู้ในการออกแบบวงจรแอนะล็อกดังนี้
  - วงจรสวิตช์และตัวเก็บประจุ (Switched-Capacitor Circuit)
  - วงจรออปแอมป์ (Operational Amplifier Circuit)
  - วงจรเปรียบเทียบ (Comparator Circuit)
  - วงจรแลตช์ (Latch Circuit)
  - วงจรลอจิก (Logic Circuit)

#### 1.5. วิธีดำเนินการวิจัย

- 1. ศึกษาโปรแกรม Hspice ในการออกแบบและจำลองวงจร
- ศึกษาวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการประมาณสืบเนื่อง
- สึกษาวงจรสวิตช์และตัวเก็บประจุ วงจรออปแอมป์ วงจรเปรียบเทียบ และวงจรลอจิก
- ออกแบบและทดสอบวงจรแบ่งประจุแบบเลขฐานสอง และวงจรออปแอมป์
- 5. ออกแบบและทดส<mark>อบวงจรเปรียบเทียบ และวงจรลอจิก</mark>
- ออกแบบและทดสอบทั้งระบบวงจรแปลงผันสัญญาณ
- 7. วิเคราะห์พลังงาน ควา<mark>มเร็วและความแม่นย</mark>ำของวงจรแปลงผันเปรียบเทียบกับการจำลอง

#### 1.6. ลำดับขั้นตอนในการเสนอผลการวิจัย

วิทยานิพนธ์นี้แบ่งเนื้อหาออกเป็น 6 บท ดังต่อไปนี้ บทที่ 1 เป็นบทนำซึ่งกล่าวถึงที่มาและ ความสำคัญของปัญหา วัตถุประสงค์ ขอบเขต รวมทั้งประโยชน์ที่คาดว่าจะได้รับและวิธี ดำเนินงานวิจัย บทที่ 2 จะกล่าวถึงหลักการและทฤษฏีที่เกี่ยวข้องกับการวิจัย เช่น เทคนิคการ ประมาณแบบสืบเนื่อง วงจรแปลงผันแอนะล็อกเป็นดิจิทัลโดยการกระจายประจุใหม่ โครงสร้าง สวิตช์และตัวเก็บประจุ ส่วนในบทที่ 3 จะกล่าวถึงโครงสร้างและการทำงานในอุดมคติของวงจร แปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบ รวมถึงโครงสร้างโดยรวมของวงจรที่นำเสนอในงานวิจัยนี้ ในบทที่ 4 กล่าวถึงการออกแบบวงจรแปลงผันแอนะล็อกเป็นดิจิทัลที่นำเสนอ ในด้านพลังงานและ ผลทดสอบจะแสดงไว้ในบทที่ 5 ข้อสรุปและข้อเสนอแนะจากการทำงานวิจัยนี้ถูกกล่าวไว้ในบท สุดท้าย

### บทที่ 2 หลักการและทฤษฎีที่เกี่ยวข้อง

ในการออกแบบวงจรแปลงผันแอนะล็อกเป็นดิจิทัลแบบการประมาณแบบสืบเนื่อง จำเป็นต้องเข้าใจเทคนิคการประมาณแบบสืบเนื่อง (Successive Approximation Technique) ที่ ใช้ในการค้นหาระดับแรงดันสัญญาณขาเข้า อีกทั้งวงจรแปลงผันแบบการประมาณสืบเนื่องโดย การกระจายประจุใหม่ (Charge Redistribution Successive Approximation Analog to Digital Converter) ซึ่งนำมาใช้ในวงจรรวมปัจจุบัน รวมถึง วงจรแบ่งประจุ (Charge Division Circuit) วงจรสะสมประจุ (Charge Accumulation Circuit) ที่ใช้ในงานวิจัยนี้จะถูกอธิบายในบทนี้

#### 2.1. เทคนิคการประมาณแบบสืบเนื่อง (Successive Approximation Technique)

การแปลงผันแรงดันแอนะล็อก (V<sub>in</sub>) เป็นดิจิทัลขนาด n บิต {b<sub>1</sub>, ... , b<sub>n</sub>} ที่มีค่า แรงดันแต็มสเกล (V<sub>ref</sub>) โดยใช้เทคนิคการประมาณสืบเนื่อง ประกอบด้วยขั้นตอน n ขั้นสำหรับหา b<sub>i</sub> ตั้งแต่ i=1 ถึง n ที่ทำให้

$$\left| V_{in} - \sum_{i=1}^{n} b_i 2^{n-i} \frac{V_{ref}}{2^{n+1}} \right| \le \frac{V_{ref}}{2^{n+1}}$$
(2-1)

ดังแสดงตัวอย่างในรูปที่ 2<mark>-1 และแผนภาพส</mark>รุปการทำงานใน รูปที่ 2-2



รูปที่ 2-1 ภาพแสดงตัวอย่างการประมาณแบบสืบเนื่อง



รูปที่ 2-2 ผังงานสรุปก<mark>ารทำงานขอ</mark>งวงจรแ<mark>ปลงผันแบบ</mark>สืบเนื่องความละเอียด n บิต

2.2. วงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการประมาณสืบเนื่อง โดยการกระจายประจุใหม่ (Charge Redistribution Successive Approximation Analog-to-Digital Converter)

วงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการประมาณสืบเนื่องโดย การกระจายประจุใหม่ ใช้โครงสร้างของสวิตช์และตัวเก็บประจุที่ถ่วงน้ำหนัก ดังรูปที่ 2-3 เพื่อสร้าง แรงดันเปรียบเทียบในการทำเทคนิคแบบการประมาณสืบเนื่องดังที่กล่าวไว้ ในหัวข้อ 2.1



#### รูปที่ 2-3 วงจรแปลงผันแบบการประมาณสืบเนื่องที่การกระจายประจุใหม่

วงจรแปลงผันชนิดนี้ได้ทำการเพิ่มตัวเก็บประจุที่มีค่าความจุ C อีกตัวหนึ่งเพื่อให้ผลรวม ค่าความจุทั้งหมดของวงจรเท่ากับ 2°C และเพื่อให้แรงดันที่เกิดจาการต่อตัวเก็บประจุแบบขนาน หารสองได้ลงตัวพอดี อีกทั้งจำเป็นต้องต่อแรงดันขาเข้าและแรงดันอ้างอิงเข้ากับแผ่นเพลต ด้านล่าง (bottom plate) ของตัวเก็บประจุเพื่อลดปัญหาพาราซิติกของสวิตช์ (Parasitic Capacitance) ที่มีผลต่อแรงดันขาเข้าวงจรเปรียบเทียบ ข้อดีของวงจรแปลงผันชนิดนี้คือมีความ ซับซ้อนของวงจรน้อย (Less Complexity of Circuits) เนื่องจากใช้เพียงสวิตช์และตัวเก็บประจุ วงจรเปรียบเทียบและวงจรควบคุมลอจิก ซึ่งง่ายต่อการออกแบบ

หลักการทำงานของวงจรเหมือนผังงานในรูปที่ 2-2 แตกต่างเพียงการเปรียบเทียบแรงดัน นั้นนำประจุที่มีผลจากแรงดันขาเข้ามาหักล้างกับประจุที่มีผลจากแรงดันอ้างอิง ในตัวเก็บประจุที่ ถูกถ่วงน้ำหนักและนำไปเปรียบเทียบกับแรงดันดิน (Ground Voltage) ผ่านวงจรเปรียบเทียบ การ ทำงานของวงจรมีค่าตามเฟสต่างๆดังแสดงในรูปที่ 2-4



รูปที่ 2-4 ภาวะการทำงานของวงจรแปลงผันแบบกระจายประจุใหม่ 5 บิต

จากรูปที่ 2-4 วงจรลักษณะนี้มีการแบ่งการทำงานออกเป็นเฟสดังต่อไปนี้

- เฟสการชักตัวอย่าง (Sample Phase) : ในขั้นแรกทำการชักตัวอย่างแรงดันขาเข้าเพื่อมา นำมาสะสมไว้ในตัวเก็บประจุทั้งหมดและทำให้ V<sub>x</sub> = 0 โดยการปิดสวิตช์ S<sub>2</sub>
- เฟสการคงตัว (Hold Phase) : ในเฟสนี้สวิตช์ S<sub>2</sub> ถูกเปิดทำให้วงจรเปรียบเทียบเริ่มต้น ทำงานและสวิตซ์ที่ต่ออยู่กับตัวเก็บประจุทั้งหมดจะถูกทำการสับสวิตซ์ไปทางดิน ทำให้ แรงดันขาเข้าวงจรเปรียบเทียบด้านลบ (V<sub>x</sub>) มีค่าเท่ากับ –Vin ซึ่งเป็นการคงค่าสัญญาณ ขาเข้าในตัวเก็บประจุทั้งหมด สุดท้ายจึงทำการสับสวิตช์ S<sub>1</sub> ไปยังแรงดันอ้างอิงเป็นการ สิ้นสุดเฟสนี้
- เฟสการแปลงผัน (Bit Cycling Phase) : เป็นเฟสในการแปลงผันบิต โดยการแปลงผันบิต ที่มีความสำคัญมากที่สุด (Most Significant Bit, b<sub>1</sub>) เป็นอันดับแรก โดยการสับสวิตช์ที่ ต่อกับตัวเก็บประจุที่มีขนาดความจุมากที่สุดคือ 16C ส่งผลให้แรงดันขาเข้าวงจร เปรียบเทียบมีค่าเท่ากับ

$$V_x = -V_{in} + \frac{V_{ref}}{2} \tag{2-2}$$

ซึ่งสัญญาณขา<mark>ออ</mark>กขอ<mark>งวงจรเปรียบเที</mark>ยบจ<mark>ะ</mark>ขึ้นกับสัญญาณขาเข้าดังนี้

$$V_x < 0 \Rightarrow V_{in} > \frac{V_{ref}}{2} \Rightarrow b_1 = 1$$
 (2-3)

$$V_x \ge 0 \implies V_{in} \le \frac{V_{ref}}{2} \implies b_1 = 0$$
 (2-4)

วงจรควบคุมลอจิกควบคุมการสับสวิตช์ b<sub>1</sub> – b<sub>n</sub> ต่อเนื่องกันเป็นการวนซ้ำจนครบวัฏจักร การแปลงผัน n ครั้ง และได้สัญญาณดิจิทัลขาออก n บิต(ในรูปแสดงถึงการแปลงผันสูงสุด 5 บิต) เนื่องจากทฤษฎีทับซ้อน (Superposition Theory) แรงดันขาเข้าของวงจรเปรียบเทียบ สามารถเขียนในรูปผลรวมของแรงดันได้คือ

$$V_{x} = -V_{in} + \sum_{i=1}^{n} b_{i} 2^{-i} V_{ref} \quad \text{iff} \quad b_{i} = \begin{cases} 1, \ V_{x}^{(i-1)} \leq 0\\ 0, \ V_{x}^{(i-1)} > 0 \end{cases}$$
(2-5)

แรงดัน V<sub>x</sub> ในสมการ (2-5) จะลู่เข้าสู่ศูนย์เนื่องจากการบวกแรงดันอ้างอิงที่ถูกถ่วง น้ำหนักฐานสอง และตัวเก็บประจุที่ใช้ในการทำวงจรนี้มีจำนวนขึ้นกับจำนวนบิตขาออกของวงจร ดังนั้นหากจำนวนบิตขาออกมีค่ามาก พื้นที่ในการสร้างตัวเก็บประจุจะมีค่าเพิ่มตามลำดับ

#### 2.3. โครงสร้างสวิตช์และตัวเก็บประจุ (Switched-Capacitor Structure)

โครงสร้างสวิตซ์และตัวเก็บประจุเป็นส่วนสำคัญของวงจรแปลงผันในงานวิจัยนี้ โดย อาศัยหลักการทำงานของประจุเป็นหลัก ในหัวข้อนี้จะทำการศึกษาลักษณะการทำงานของมอส เฟตทำหน้าที่สวิตซ์ ความเร็ววงจรสวิตซ์และตัวเก็บประจุ และความแม่นยำของวงจรสวิตซ์และตัว เก็บประจุที่ใช้ทรานซิสเตอร์มอสเฟตในการทำสวิตซ์ดังนี้

#### 2.3.1. การใช้มอสเฟตทำหน้าที่สวิตช์ (MOSFET as Switch)

โครงสร้างสวิตช์และตัวเก็บประจุ ใช้ทรานซิสเตอร์มอสเฟต (Metal-Oxide-Silicon Field Effect Transistor, MOSFET) แทนสวิตช์ในการออกแบบทำให้มีความไม่เป็นอุดมคติ และ เนื่องจากช่วงแรงดันขาเข้าแตกต่างกัน ดังนั้นควรเลือกชนิดของมอสเฟตตามช่วงแรงดันขาเข้าที่ใช้ มอสเฟตแบ่งออกเป็นสองชนิด คือ ชนิดเอ็น (NMOS) และ ชนิดพี (PMOS) โดยมอสเฟตชนิดเอ็น ทำงานเมื่อสัญญาณนาฬิกาที่ขาเกตของมีค่าสูง (High Clock Voltage, V<sub>DD</sub>) ทำให้เกิดการ เหนี่ยวนำประจุลบใต้ขาเกต (Gate) เพื่อเชื่อมต่อระหว่างขาเดรน (Drain) และขาซอส (Source) ส่งผลให้กระแสสามารถไหลผ่านได้หรือทำงานเสมือนสวิตช์นั่นเอง ในทางตรงกันข้ามชนิดพีจะ ทำงานเมื่อสัญญาณนาฬิกาที่ขาเกตมีค่าต่ำ (Low Clock Voltage, 0) จึงเกิดการเหนี่ยวนำประจุ บวกใต้ขาเกต และสามารถนำกระแสได้เช่นเดียวกันกับมอสเฟตชนิดเอ็น

ในการทำงานแบบสวิตช์กำหนดให้แรงดันขาเกตของทรานซิสเตอร์มีค่าเท่ากับแรงดัน แหล่งจ่าย (V<sub>DD</sub>) ในมอสเฟตชนิด เอ็น (ในมอสเฟตชนิด พี่ กำหนดให้ค่าแรงดันขาเกตเท่ากับ แรงดันแหล่งจ่ายติดลบ (-V<sub>DD</sub>)) เพื่อให้มอสเฟตทำงานในโหมดความต้านทานช่วงลึก (Deep Triode Mode) และสามารถเขียนแบบจำลองได้ดังรูปที่ 2-5



รูปที่ 2-5 แบบจำลองมอสเฟตชนิดเอ็นในรูปของความต้านทานขณะทำงานอยู่ในโหมดความ ต้านทานช่วงลึก

จากสมการกระแสของทรานซิสเตอร์มอสเฟตขณะทำงานในโหมดความต้านทาน สามารถประมาณค่าความต้านทานในรูปที่ 2-5ได้ดังนี้คือ

NMOS: 
$$R_{ON}^{n} \approx \frac{1}{\mu_{n} C_{ox} \left(\frac{W}{L}\right)_{n} \left(V_{DD} - V_{in} - V_{THP}\right)}$$
(2-6)

$$PMOS: \qquad R_{ON}^{p} \approx \frac{1}{\mu_{p}C_{ox}\left(\frac{W}{L}\right)_{p}\left(V_{in} + V_{DD} + V_{THP}\right)} \tag{2-7}$$

้ โดยมีประจุที่เกิดจากช่องน้ำกระแสดังนี้

NMOS: 
$$Q_{ON}^{-} = -WLC_{ox}(V_{DD} - V_{in} - V_{THN})$$
 (2-8)

*PMOS*: 
$$Q_{ON}^{+} = +WLC_{ox}(V_{in} + V_{DD} + V_{THP})$$
 (2-9)

### 2.3.2. ความเร็วของวงจรสวิตช์และตัวเก็บประจุ (Switched Capacitor Circuits Speed)

เนื่องจากความไม่เป็นอุดมคติ (Non-Ideality) ของตัวเก็บประจุ และความไม่เป็นเชิงเส้น (Non-Linearity) ของมอสเฟต ทำให้แรงดันขาออก (V<sub>out</sub>) ไม่สามารถเปลี่ยนแปลงจนมีค่าเท่ากัน แรงดันขาเข้าได้ในทันทีใด ซึ่งความเร็วในการเปลี่ยนแปลงนี้ ถูกกำหนดโดยขนาดของมอสเฟตใน การทำสวิตช์ และขนาดของตัวเก็บประจุ ตามค่าคงตัวเวลาของแรงดันขาออกที่เพิ่มขึ้นแบบ เอ็กโพเน็นเชียล (Exponential Curve) เมื่อมอสเฟตทำงานในโหมดความต้านทานช่วงลึกดังแสดง ในรูปที่ 2-6



รูปที่ 2-6 รูปแสดงความเร็วและความผิดพลาดในการชักตัวอย่างเมื่อมอสเฟตทำงานในภาวะ ความต้านทานช่วงลึก

จากสมการที่ (2-6)-(2-7) และรูปที่ 2-6สามารถประมาณค่าคงตัวเวลาได้ดังต่อไปนี้

$$\tau_{out}^{n} = R_{on}^{n} C_{H} = \frac{C_{H}}{\mu_{n} C_{ox} \left(\frac{W}{L}\right)_{n} (V_{DD} - V_{in} - V_{THN})}$$
(2-10)

$$\tau_{out}^{p} = R_{on}^{p} C_{H} = \frac{C_{H}}{\mu_{n} C_{ox} \left(\frac{W}{L}\right)_{p} (V_{in} + V_{DD} + V_{THP})}$$
(2-11)

สมการที่ (2-10)-(2-11) บ่งบอกถึงความสัมพันธ์ระหว่างความเร็วในการซักตัวอย่างกับ ขนาดของมอสเฟตโดยประมาณ เพื่อนำไปประมาณค่าขนาดมอสเฟตในความสัมพันธ์กับ ความเร็ว และสามารถหาความผิดพลาดได้คือ

Error band = 
$$\left(1 - \frac{1}{j\omega RC + 1}\right)V_{in}$$
 (2-12)

ในสมการ (2-12) แถบความผิดพลาดจะไม่เกิดขึ้นหากสัญญาณขาเข้าของวงจรเป็น สัญญาณไฟตรง (DC Voltage) ทำให้แรงดันขาออกมีค่าเท่ากับแรงดันขาเข้าที่สัญญาณไฟตรงแต่ ในทางปฏิบัติ เนื่องจากความไม่เป็นอุดมคติของทรานซิสเตอร์มอสเฟต ส่งผลให้เกิดค่าความ ผิดพลาดจากประจุในช่องน้ำกระแส และการทะลุผ่านของสัญญาณนาฬิกาซึ่งกล่าวในหัวข้อถัดไป

## 2.3.3. ความแม่นยำในการทำงานของสวิตช์ (Switched Capacitor Circuits Precision)

จากโครงสร้างสวิ<mark>ต</mark>ช์และตัวเก็บประจุดังแสดงในรูปที่ 2-6 ใช้ทรานซิสเตอร์มอสเฟตแทน สวิตช์ ส่งผลให้เกิดความผิดพลาดบนตัวเก็บประจุ C<sub>H</sub> ที่เกิดจากความไม่เป็นอุดมคติในการทำงาน แบบสวิตช์ของมอสเฟต แบ่งเป็นสองปัจจัยหลักดังต่อไปนี้

#### ก) ผลของการฉีดประจุช่องนำกระแส (Channel Charge Injection)

ผลประจุส่วนเกินจากช่องน้ำกระแสมีสาเหตุมาจากการฉีดประจุช่องน้ำกระแสหลังจาก ทรานซิสเตอร์หยุดทำงานเข้าไปยังตัวเก็บประจุ C<sub>H</sub> ซึ่งประจุช่องน้ำกระแสคือประจุจากด้านขา เดรน (Drain) และด้านขาซอส (Source) ของตัวมอสเฟตที่ใช้เพื่อทำการสร้างช่องน้ำกระแส (ประจุ ลบในชนิดเอ็นและประจุบวกในชนิดพี) ดังนั้นเมื่อทำการปิดการทำงานของมอสเฟต ประจุที่ นำมาใช้ในช่องน้ำกระแสนั้นก็จะถูกผลักกลับไปที่ขาเดรน และซอสของมอสเฟตนั้นเอง ส่งผลให้ แรงดันขาออกเกิดความผิดพลาดขึ้นตามรูปที่ 2-7



รูปที่ 2-7 แสดงการไหลของประจุส่วนเกินจากมอสเฟตทั้งสองชนิดขณะกำลังหยุดทำงาน

้จากสมการ (2-8) และ (2-9)ความผิดพลาดแรงดันบนตัวเก็บประจุ C<sub>н</sub> เนื่องจากการฉีด ประจุช่องน้ำกระแสคือ

NMOS: 
$$\Delta V_{chn} = -\frac{WLC_{ox}(V_{DD} - V_{in} - V_{THN})}{2C_H}$$
(2-13)

$$PMOS: \qquad \Delta V_{chp} = +\frac{WLC_{ox}(V_{in} + V_{DD} + V_{THP})}{2C_H}$$
(2-14)

สมการทั้งสองข้างต้นบ่งบอกความสัมพันธ์ของความผิดพลาดกับขนาดมอสเฟต โดย หากเพิ่มขนาดมากขึ้นความผิดพลาดจะเพิ่มขึ้นในทิศทางเดียวกัน ซึ่งตรงกันข้ามกับความเร็วของ การชักตัวอย่างในสมการที่ (2-10) และ (2-11)ที่ต้องการมอสเฟตขนาดใหญ่ขึ้นหากต้องการ ความเร็วเพิ่มขึ้น

#### การทะลุผ่านของสัญญาณนาฬิกา (Clock Feed Through) ข)

ในการสร้างมอสเฟตที่ไม่เป็นอุดมคติ ตัวทรานซิสเตอร์นั้นประกอบไปด้วยตัวเก็บประจุ พาราซิติก (Parasitic Capacitors) ระหว่างขาต่างๆของมอสเฟต ดังรูปที่ 2-8 คือตัวเก็บประจุ เกต-ซอส (Gate-Source Overlap Capacitors) และ ตัวเก็บประจุ เกต-เดรน (Gate-Drain Overlap Capacitors) ซึ่งมีผล<mark>เหนี่ยวนำสัญญาณขาออกและสัญ</mark>ญาณขาเข้าให้เพิ่มลดตาม ้สัญญาณนาฬิกาและมีค่าผิ<mark>ดเพี้ยนไป</mark>

การเหนี่ยวน้ำดังกล่าวเกิดขึ้นจากการแบ่งแรงดันระหว่างตัวเก็บประจุพาราซิติก ้ส่วนเกิน (C<sub>overtap</sub> ) กับตัวเก็บประจุ<mark>ที่ใช้ในการชักตัวอย่าง</mark> (C<sub>H</sub>) โดยขนาดความจุของตัวเก็บประจุ พาราซิติกทั้งสองแปรตามขนาดความกว้างของมอสเฟต เขียนเป็นสมการความผิดพลาดแรงดันได้ ดังนี้

$$\Delta V_{clk} = V_{clk} \frac{WC_{overlap}}{WC_{overlap} + C_H}$$

(2-15)

WC<sub>overlap</sub> + C<sub>H</sub> (2-1 จากสมการที่ (2-15) สามารถลดความผิดพลาดชนิดนี้ได้ จากการลดขนาดความกว้าง ทรานซิสเตอร์และหรือ เพิ่มขนาดตัวเก็บประจุที่ใช้ชักตัวอย่าง (C<sub>н</sub>)



รูปที่ 2-8 การเหนี่ยวนำของสัญญานาฬิกาผ่านตัวเก็บประจุพาราซิติกของมอสเฟต

#### 2.4. วงจรแบ่งครึ่งประจุ (Binary Charge Division Circuit)

วงจรแบ่งครึ่งประจุมีความสำคัญในการแบ่งครึ่งแรงดันอ้างอิงในรูปการแบ่งครึ่งประจุ บนตัวเก็บประจุ วงจรนี้ประกอบไปด้วยตัวเก็บประจุสองตัวต่อเชื่อมกันด้วยทรานซิสเตอร์มอสเฟต ที่ถูกจำลองให้ทำหน้าที่เหมือนสวิตช์ที่ไม่เป็นอุดมคติดังรูปที่ 2-9



รูปที่ 2-9 วงจรแบ่งครึ่งประจุที่ใช้มอสเฟตในโหมดความต้านทานแทนสวิตช์

จากรูปที่ 2-9 กำหนดให้ประจุบนตัวเก็บประจุ C<sub>1</sub> ก่อนการปิดสวิตซ์มีค่าเท่ากับ Q และ ไม่มีประจุบนตัวเก็บประจุ C<sub>2</sub> ดังนั้นแรงดันบนตัวเก็บประจุเป็นไปตามสมการที่ (2-16)

$$V_{I}^{(\theta)} = \frac{Q}{C_{I}}, V_{2}^{(\theta)} = \theta V$$
 (2-16)

ถ้าค่าความจุของตัวเก็บประจุทั้งสองมีค่าเท่ากัน (C<sub>1</sub>= C<sub>2</sub> = C) เมื่อทำการสับสวิตช์ครั้ง ที่ 1 ประจุ Q จะถูกแบ่งครึ่งจากตัวเก็บประจุทั้งสองที่ต่อขนานกันอยู่ แรงดันของตัวเก็บประจุทั้ง สองจะถูกแบ่งครึ่งดังนี้

$$V_1^{(1)} = V_2^{(1)} = \frac{Q}{2C}$$
(2-17)

หลังจากนั้นเมื่อประจุบนตัวเก็บประจุ C<sub>2</sub> ถูกนำไปใช้หมดไปในการสะสมประจุก่อนการ ปิดสวิตช์ครั้งที่ 2 การสับสวิตช์ครั้งที่ 2 ส่งผลให้ประจุบนตัวเก็บประจุถูกแบ่งครึ่งอีกครั้ง และ เนื่องจากประจุที่สะสมก่อนการแบ่งครั้งที่ 2 มีค่าน้อยลงกว่าเดิมสองเท่าของประจุเริ่มต้น แรงดัน บนตัวเก็บประจุทั้งสองจึงมีค่าดังสมการที่ (2-18)

$$V_1^{(2)} = V_2^{(2)} = \frac{Q}{4C}$$
(2-18)

ดังนั้นสามารถเขียนความสัมพันธ์แรงดัน V<sub>2</sub> กับการปิดสวิตช์แบ่งประจุครั้งที่ n ได้ดัง สมการที่ (2-19) หรือแรงดันบนตัวเก็บประจุ C<sub>2</sub> จะมีค่าเปลี่ยนไปตามแบ่งครึ่งฐานสอง (Binary Charge Division)

$$V_2^{(n)} = \frac{Q}{2^n C} = \frac{V_1^{(0)}}{2^n}$$
(2-19)

ดังที่กล่าวไว้ในหัวข้อ 2.1 หากกำหนดให้แรงดันบนตัวเก็บประจุเริ่มต้นเท่ากับแรงดัน อ้างอิง (V<sub>ref</sub>) วงจรแบ่งครึ่งจะเป็นส่วนหนึ่งของเทคนิคการประมาณแบบสืบเนื่องเพื่อนำไปใช้ใน การแปลงผันต่อไป

#### 2.5. วงจรสะสมประจุ (Charge Accumulation Circuit)



รูปที่ 2-10 วงสะสมประจุโดยใช้มอสเฟตในการทำงานแทนสวิตช์

วงจรสะสมประจุมีโครงสร้างดังรูปที่ 2-10 ประกอบด้วยตัวเก็บประจุสองตัว ทรานซิสเตอร์มอสเฟตแทนสวิตซ์ และวงจรออปแอมป์ (Operational Amplifier) โดยวงจรจะทำ การสะสมประจุโดยใช้หลักการป้อนกลับแบบลบ (Negative Feedback) ของวงจรออปแอมป์ เพื่อ สร้างประจุลบที่ขาออกของวงจรออปแอมป์ และคงเสถียรภาพในการย้ายประจุจากตัวเก็บประจุ C<sub>2</sub> (ซึ่งประจุบนตัวเก็บประจุนี้ได้จากการแบ่งครึ่งประจุบนตัวเก็บประจุC<sub>1</sub>) ไว้ในตัวเก็บประจุ C<sub>3</sub> แรงดันขาออกของวงจรสะสมประจุนี้จะเปลี่ยนแปลงตามประจุขาเข้าของวงจรออปแอมป์ โดย แรงดันขาออกลดลงเมื่อประจุขาเข้าเป็นลบ หรือแรงดันขาออกเพิ่มขึ้นเมื่อประจุขาเข้าเป็นบวก ดังนั้นหากประจุที่นำมาสะสมเป็นประจุที่ได้จากการแบ่งครึ่งในหัวข้อ 2.4 แรงดันขาออกวงจรจึงมี ค่าตามประจุที่นำมาสะสมในตัวเก็บประจุ C<sub>3</sub> ดังสมการที่ (2-20)

$$V_{op} = \pm \frac{V_{1}^{(0)}}{2} \pm \frac{V_{1}^{(0)}}{2^{2}} \pm \dots \pm \frac{V_{1}^{(0)}}{2^{n}}$$
(2-20)

ในงานวิจัยนี้ใช้หลักการของวงจรแบ่งครึ่งประจุกับวงจรสะสมประจุในการสร้างวงจร แปลงผันดิจิทัลเป็นแอนะล็อก เพื่อสร้างแรงดันเปรียบเทียบใหม่นำไปเปรียบเทียบกับแรงดันขาเข้า แอนะล็อกที่ต้องการในวงจรเปรียบเทียบต่อไป

#### 2.6. สรุปท้ายบท

ในบทนี้กล่าวถึงทฤษฎี หลักการพื้นฐาน และการทำงานทั่วไปของส่วนประกอบสำคัญ ของวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการประมาณต่อเนื่องที่ใช้หลักการ แบ่งครึ่งประจุและสะสมประจุ โดยกล่าวถึงเทคนิคการประมาณแบบสืบเนื่อง วงจรแปลงผันแบบ การประมาณสืบเนื่องแบบกระจายประจุใหม่ซึ่งมีใช้อยู่วงจรรวมปัจจุบัน รวมถึงหลักการแบ่ง ครึ่ง ประจุและสะสมประจุที่เป็นหัวใจสำคัญของงานวิจัยนี้ ทั้งนี้ผู้วิจัยทำการศึกษา และจำลองวงจร เหล่านี้ เพื่อศึกษาการทำงาน เพื่อเป็นประโยชน์ในการออกแบบด้วยทรานซิสเตอร์ที่ไม่เป็นอุดมคติ ซึ่งกล่าวถึงในบทต่อไป



# ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

#### บทที่ 3

### วงจรแปลงผันแอนะล็อกเป็นดิจิทัลแบบการประมาณสืบเนื่องโดยใช้หลักการ แบ่งครึ่งประจุและสะสมประจุ (Analog to Digital Converter Circuits based on

Binary Charge Division and Charge Accumulation techniques)

ในบทนี้จะกล่าวถึง โครงสร้างและการทำงานของวงจรแปลงผันดิจิทัลเป็นแอนะล็อก ต้นแบบ (Digital to Analog Converter Prototype) ที่นำวงจรแบ่งครึ่งประจุและวงจรสะสมประจุ มาใช้ในการทำเทคนิคการประมาณแบบสืบเนื่อง รวมถึงวงจรออปแอมป์แบบผลต่างสมบูรณ์ (Fully-Differential Operational Amplifier) ซึ่งเป็นส่วนหนึ่งของวงจรสะสมประจุ เพื่อนำไปสู่การ สร้างวงจรแปลงผันแอนะล็อกเป็นดิจิทัลที่นำเสนอในงานวิจัยนี้ โดยดัดแปลงวงจรแปลงผันดิจิทัล เป็นแอนะล็อกต้นแบบมาเป็นส่วนหนึ่งในการทำงานต่อไปนี้

3.1. โครงสร้างวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบ (Digital to Analog Converter Prototype Architecture)



รูปที่ 3-1 โครงสร้างวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบที่ประกอบด้วยวงจรแบ่งครึ่งประจุ และวงจรสะสมประจุ

รูปที่ 3-1แสดงโครงสร้างโดยรวมของวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบใน งานวิจัยนี้ซึ่งประกอบด้วยวงจรชักตัวอย่างแรงดันอ้างอิง (Voltage Reference Sampling Circuit) วงจรแบ่งครึ่งประจุ (Binary Charge Division Circuit) และวงจรสะสมประจุ (Charge Accumulation Circuit) ที่มีวงจรออปแอมป์แบบผลต่างสมบูรณ์ (Fully-Differential Operational Amplifier) เป็นส่วนหนึ่งของวงจร

วงจรซักตัวอย่างในรูปแบบโครงสร้างของสวิตช์และตัวเก็บประจุถูกนำมาใช้ในงานวิจัยนี้ โดยทำการชักตัวอย่างแรงดันอ้างอิงในรูปแบบของประจุสะสมบนตัวเก็บประจุ C<sub>1</sub>ซึ่งสวิตช์การชัก ตัวอย่างถูกควบคุมโดยสัญญาณนาฬิกาการชักตัวอย่าง(**φ**<sub>s</sub>) ประจุที่ถูกสะสมบนตัวเก็บประจุ C<sub>1</sub> จะถูกนำไปใช้ไปในการแบ่งครึ่งประจุ และไม่มีการอัดประจุใหม่จนกว่าจะครบหนึ่งวัฏจักรการ แปลงผันหรือจนกว่าจะมีสัญญาณนาฬิกาการชักตัวอย่างสั่งให้วงจรทำงานอีกครั้ง

วงจรแบ่งครึ่งประจุในวงจรแปลงผันนี้ ประกอบด้วยตัวเก็บประจุ C<sub>1</sub> และ C<sub>2</sub> ที่มีค่าความ จุเท่ากันเพื่อใช้ในการแบ่งครึ่งประจุดังที่กล่าวไว้ในหัวข้อ 2.4 ดังนั้นแรงดันบนตัวเก็บประจุ C<sub>2</sub>จะ ถูกแบ่งครึ่งจากแรงดันบนตัวเก็บประจุ C<sub>1</sub> ทุกครั้งที่ทำการปิดสวิตช์ตามสัญญาณนาฬิกา **φ**<sub>1</sub> ส่งผล ให้ประจุที่สะสมในตัวเก็บประจุ C<sub>1</sub> ถูกแบ่งครึ่งแบบฐานสองและมีค่าลดลงเข้าใกล้ศูนย์ในหนึ่งวัฏ จักร แรงดันบนตัวเก็บประจุ C<sub>2</sub>นั้นจะถูกนำไปใช้ในการสะสมประจุจนหมดทุกครั้งก่อนเริ่มต้นการ แบ่งครึ่งประจุใหม่เพื่อให้เกิดการแบ่งครึ่งประจุอย่างถูกต้อง

วงจรสะสมประจุทำหน้าที่ย้ายประจุที่ถูกแบ่งครึ่งจากตัวเก็บประจุ C<sub>2</sub>ไปเก็บสะสมในตัว เก็บประจุ C<sub>31</sub> และ C<sub>32</sub> ที่มีค่าความจุเป็นสองเท่าของตัวเก็บประจุ C<sub>2</sub> และเป็นส่วนประกอบการ ป้อนกลับแบบลบของวงจรออปแอมป์แบบผลต่างสมบูรณ์ การสะสมประจุถูกควบคุมด้วย สัญญาณนาฬิกา φ<sub>2</sub> ซึ่งสามารถแบ่งออกเป็นสองประเภท คือ สัญญาณนาฬิกา φ<sub>2increase</sub> ที่ใช้ใน การย้ายประจุเพื่อให้แรงดันขาออกวงจรออปแอมป์มีขนาดเพิ่มขึ้นและในทางกลับกันสัญญาณ นาฬิกา φ<sub>2decrease</sub> ซึ่งทำให้แรงดันขาออกวงจรออปแอมป์มีค่าลดลง

วงจรแปลงผันดิจัทัลเป็นแอนะล็อกถูกตั้งค่าใหม่ (Reset) ทุกครั้งในการเฟสการเริ่มต้น การแปลงผันหรือเฟสการชักตัวอย่าง โดยตั้งค่าใหม่แก่ตัวเก็บประจุป้อนกลับ C<sub>31</sub>และ C<sub>32</sub> ผ่าน สวิตช์ที่ต่อเชื่อมทั้งสองด้านของตัวเก็บประจุทั้งสองที่ถูกควบคุมด้วยสัญญาณนาฬิกา **¢**, เพื่อล้าง ประจุสะสมหลังจากการแปลงผันหนึ่งวัฏจักร และเตรียมการสร้างแรงดันใหม่จากการสะสมประจุ ในวัฏจักรใหม่

#### จังหวะการทำงานของวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบ (Operation of Prototype DAC)



้จากที่กล่าวในหัวข้อ 3.1 กำหนดให้กราฟของสัญญาณนาฬิกาควบคุมมีค่าดังรูปที่ 3-2

รูปที่ 3-2 กราฟแสดงตัวอย่างสัญญาณควบคุมวงจรแปลงผันดิจิทัลเป็นแอนะล้อกต้นแบบ

จากรูปที่ 3-2 เริ่มต้นการแปลงผันด้วยเฟสการชักตัวอย่าง(เฟสเริ่มต้นวัฏจักร) โดยสวิตซ์ ที่ถูกควบคุมด้วยสัญญาณนาฬิกา φ<sub>s</sub> ทำงานและส่งผลให้เกิดการอัดประจุเนื่องจากแรงดันอ้างอิง เข้าไปยังตัวเก็บประจุ C<sub>1</sub> ดังรูปที่ 3-3 โดยเปิดสวิตซ์ที่เชื่อมต่อกับตัวเก็บประจุ C<sub>2</sub> รวมถึงทำการตั้ง ค่าใหม่ตัวเก็บประจุ C<sub>31</sub>-C<sub>32</sub> และวงจรออปแอมป์



รูปที่ 3-3 เฟสการชักตัวอย่างของวงจรแปลงผันดิจิทัลเป็นแอนะล็อก

เฟสการแบ่งครึ่งประจุถูกควบคุมด้วยสัญญาณนาฬิกา **o**<sub>l</sub> ที่ทำงานในช่วงสัญญาณ นาฬิกาการซักตัวอย่างผกผัน ( $\overline{\phi}_s$ ) เท่านั้น ดังกราฟรูปที่ 3-2 กำหนดให้สัญญาณนาฬิกา **o**<sub>l</sub> มี คาบการทำงาน 8 คาบ เพื่อให้ความละเอียดการแปลงผัน 8 บิต ในเฟสนี้วงจรมีการทำงานดังรูปที่ 3-4 โดยถ้าไม่มีประจุบนตัวเก็บประจุ C<sub>2</sub> เมื่อทำการแบ่งครึ่งประจุระหว่างตัวเก็บประจุทั้งสอง แรงดันบนตัวเก็บประจุ C<sub>2</sub> จะเท่ากับแรงดันบนตัวเก็บประจุ C<sub>1</sub> ก่อนเฟสการแบ่งครึ่งประจุหารสอง ตามสมการที่ (3-1)

$$V_{2}^{(i)} = \frac{V_{1}^{(i-1)}}{2} = \frac{V_{1}^{(0)}}{2^{i}} = \frac{V_{ref}}{2^{i}} \quad when \ i = 1, 2, ..., n$$
(3-1)

์ โดย n คือจำนวนบิตก<mark>ารแปลงผันในหนึ่งวัฏจัก</mark>ร ดังนั้นมีค่าเท่ากับ 8 ในหัวข้อนี้



รูปที่ 3-4 เฟสการแบ่งครึ่งประจุบนระหว่างตัวเก็บประจุ  $C_1$  และ  $C_2$ 

แรงดันตกคร่อมบนตัวเก็บประจุ C<sub>1</sub> และ C<sub>2</sub> สามารถเขียนผลการทำงานในอุดมคติได้ดัง แสดงในรูปที่ 3-5 โดยกำหนดให้แรงดันอ้างอิงเริ่มต้นมีค่าเท่ากับ 1 โวลต์



รูปที่ 3-5 กราฟแสดงตัวอย่างแรงดันบนตัวเก็บประจุ  $C_{_1}$  (V $_{_1}$ ) และ  $C_{_2}$  (V $_{_2}$ )



รูปที่ 3-6 รูปการเพิ่มประจุในเฟสการสะสมประจุโดยการต่อตัวเก็บประจุ C<sub>2</sub> เข้ากับขาเข้าวงจร ออปแอมป์ตรงขั้ว

จากรูปที่ 3-6 แสดงเฟสการสะสมประจุโดยการเพิ่มประจุที่ถูกควบคุมด้วยสัญญาณ นาฬิกา  $\phi_{2increase}$  ในทางตรงกันข้ามหากต้องการลดประจุในตัวเก็บประจุป้อนกลับ C<sub>31</sub>- C<sub>32</sub> สวิตช์อีกคู่หนึ่งที่ถูกควบคุมด้วยสัญญาณนาฬิกา  $\phi_{2decrease}$  ทำงานแทน โดยสัญญาณทั้งสองจะ ไม่ทำงานพร้อมกันดังที่ยกตัวอย่างในรูปที่ 3-2

สัญญาณควบคุมทั้งสองมาจากการดัดแปลงสัญญาณนาฬิกา  $\phi_2$  ให้ทำงานตามการ ป้อนกลับของสัญญาณดิจิทัลขาออกวงจรแปลงผันแอนะล็อกเป็นดิจิทัล ( $D_{_{out}}$ ) ซึ่งมีค่าตาม สมการลอจิกดังนี้คือ

$$\phi_{\text{2increase}} = (D_{out} \& \phi_2) , \ \phi_{\text{2decrease}} = (D_{out} + \overline{\phi_2})$$
(3-2)

ดังนั้นแรงดันขาออกของวงจรออปแอมป์มีค่าเปลี่ยนแปลงตามสัญญาณดิจิทัลที่นำมา ป้อนกลับในวงจรแปลงผันดิจิทัลเป็นสัญญาณแอนะล็อกในงานวิจัยนี้ยกตัวอย่างดังรูปที่ 3-7

$$V_{D/A} \underbrace{\begin{array}{c} 1/2 + 1/4 \\ 0 \end{array}}_{0} \underbrace{\begin{array}{c} 1/2 + 1/4 \\ 1/2 \end{array}}_{3/4 - 1/8} \underbrace{\begin{array}{c} 5/8 + 1/16 \\ 21/32 + 1/64 \\ 11/16 - 1/32 \end{array}}_{3/4 - 1/128} \underbrace{\begin{array}{c} 85/128 + 1/256 \\ = 171/256 \\ 43/64 - 1/128 \end{array}}_{3/4 - 1/128}$$

รูปที่ 3-7 กราฟแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อกที่มีสัญญาณนาฬิกาควบคุมตาม รูปที่ 3-2

#### 3.3. วงจรออปแอมป์แบบผลต่างสมบูรณ์ (Fully-Differential Operational Amplifier)

วงจรออปแอมป์แบบผลต่างสมบูรณ์เป็นส่วนหนึ่งของวงจรสะสมประจุที่ใช้ในงานวิจัยนี้ ซึ่งมีโครงสร้างดังรูปที่ 3-8 ประกอบด้วยวงจรออปแอมป์แบบเทเลสโคปิก (Telescopic Op-Amp) ในระยะที่หนึ่ง (First Stage) และวงจรขยายคอมมอนซอสที่มีโหลดเป็นแหล่งจ่ายกระแส (Common Source with Active Load) ในระยะที่สอง (Second Stage) ทำงานในรูปแบบคลาส เอ (Class A Op-Amp) และใช้การชดเซยทางด้านความถี่แบบมิลเลอร์โดยต่อตัวเก็บประจุ C<sub>cp</sub> และ C<sub>cm</sub> ระหว่างขาออกระยะที่หนึ่งกับขาออกระยะที่สองของวงจรออปแอมป์ เพื่อให้วงจรออปแอ มป์อยู่ในเสถียรภาพในการทำงาน

อัตราขยายของวงจรที่ใช้มีค่าสูงเนื่องจากการใช้วงจรออปแอมป์สองระยะดังสมการที่ (3-3)

$$A_{V0} = -g_{m1} \left( g_{m1} r_{o1} r_{o3} \right) / / \left( g_{m5} r_{o5} r_{o7} \right) \times - \left( g_{m9} r_{o9} \right)$$
(3-3)

ช่วงการแกว่งของแรงดันขาออก (Output Voltage Swing) สามารถพิจารณาจากวงจร ระยะที่สองของวงจรออปแอมป์ โดยแรงดันต่ำสุดของแรงดันขาออกมีค่าอย่างน้อยเท่ากับแรงดัน ตกคร่อมของแหล่งกำเนิดกระแสคาสโคดที่ทำให้กระแสไหลได้ตามต้องการที่จุดทำงาน และ แรงดันขาออกสูงสุดมีค่าอย่างน้อยทำให้ทรานซิสเตอร์ M<sub>9</sub>-M<sub>10</sub> ยังทำงานได้ในโหมดอิ่มตัว (Saturation Mode) ช่วงการแกว่งแรงดันขาออกหนึ่งด้านมีค่าอยู่ในช่วงดังต่อไปนี้



รูปที่ 3-8 วงจรออปแอมป์แบบผลต่างสมบูรณ์ที่ใช้ในวงจรสะสมประจุ
# 3.4. โครงสร้างวงจรแปลงผันแอนะล็อกเป็นดิจิทัลในงานวิจัย (Proposed Analog to Digital Converter Architecture)

วงจรแปลงผันแอนะล็อกเป็นดิจิทัลแบบการประมาณแบบสืบเนื่องในงานวิจัยนี้มี บล็อคไดอะแกรมดังรูปที่ 3-9 ประกอบไปด้วยวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (Digital to Analog Converter Circuit) ที่ใช้วงจรแบ่งครึ่งประจุและวงจรสะสมประจุในการทำเทคนิคการ ประมาณแบบสืบเนื่อง และถูกควบคุมจากวงจรลอจิกควบคุม (Control Logic Circuits) ที่นำ สัญญาณขาออกดิจิทัล (Digital Output) นำมาป้อนกลับเพื่อควบคุมการเพิ่มลดของแรงดันขา ออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>D/A</sub>) การเปรียบเทียบแรงดันทำโดยใช้วงจรเปรียบเทียบ (Comparator Circuit) และทำการปรับระดับแรงดันดิจิทัลขาออกด้วยวงจรแลตช์พลวัต (Dynamic Latch Circuit)



รูปที่ 3-9 บล็อกไดอะแกรมของวงจรแปลงผันในงานวิจัยนี้

โครงสร้างโดยรวมของวงจรแปลงผันทั้งหมดในงานวิจัยนี้ถูกแสดงไว้ในรูปที่ 3-10โดย วงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบ (Digital to Analog Converter Circuit) ถูกดัดแปลง ให้มีตัวเก็บประจุทั้งหมด 6 ตัวที่มีค่าความจุเท่ากันหมด (C<sub>11</sub>-C<sub>12</sub>,C<sub>21</sub>-C<sub>22</sub>,C<sub>31</sub>-C<sub>32</sub>) โดยคู่ตัวเก็บ ประจุ C<sub>11</sub>-C<sub>12</sub> เป็นคู่การทำงานในการชักตัวอย่างสัญญาณแรงดันอ้างอิง เพื่อใช้ในการแบ่งครึ่ง ประจุกับตัวเก็บประจุ C<sub>21</sub>-C<sub>22</sub> ในเฟสการแบ่งครึ่งประจุ ตัวเก็บประจุทั้งสองคู่นี้จะถูกเชื่อมต่อกับ แรงดันผลร่วม (Common Mode Voltage, V<sub>cm</sub>) เพื่อให้แรงดันที่ทำงานในวงจรชักตัวอย่างแรงดัน อ้างอิง วงจรแบ่งครึ่งประจุ และวงจรสะสมประจุมีระดับการทำงานรอบจุดแรงดันผลร่วม

ประจุที่ได้จากการแบ่งครึ่งบนคู่ตัวเก็บประจุ C<sub>21</sub>-C<sub>22</sub> จะถูกนำไปสะสมในคู่ตัวเก็บประจุ C<sub>31</sub>-C<sub>32</sub> ในเฟสการสะสมประจุ ซึ่งตัวเก็บประจุทั้งสองเป็นตัวเก็บประจุการป้อนกลับแบบลบบน วงจรออปแอมป์แบบผลต่างสมบูรณ์ที่ออกแบบให้ช่วงการทำงานรอบจุดแรงดันผลร่วม (Common Mode Voltage) ดังนั้นแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>D/A</sub>) จะแกว่งรอบจุด แรงดันผลร่วม และเปลี่ยนแปลงตามประจุที่สะสมอยู่บนคู่ตัวเก็บประจุ C<sub>31</sub>-C<sub>32</sub>



รูปที่ 3-10 โครงสร้างวงจรโดยรวมของวงจรแปลงผันทั้งหมดในงานวิจัยนี้

แรงดันขาออกของวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>DA</sub>) ถูกนำไปใช้ในการ เปรียบเทียบกับแรงดันแอนะล็อกขาเข้าของวงจร (V<sub>in</sub>) ในวงจรเปรียบเทียบ (Comparator Circuit) ที่ทำงานตามสัญญาณนาฬิกาหลัก ( $\phi_{clk}$ ) แรงดันที่ได้จากการเปรียบเทียบนั้นถูกนำไปปรับระดับ แรงดันโดยใช้วงจรแลตช์พลวัต (Dynamic Latch) เพื่อให้สัญญาณดิจิทัลขาออก (D<sub>out</sub>) นำไปใช้ กับวงจรลอจิกควบคุมที่เป็นวงจรดิจิทัลแบบคงตัว (Static Logic) หรือวงจรดิจิทัลทั่วไปได้

การเพิ่มหรือลดประจุในวงจรแปลงผันดิจิทัลเป็นแอนะล็อกนั้นถูกควบคุมด้วยสัญญาณ นาฬิกาที่แปรตามสัญญาณขาออกของวงจรเปรียบเทียบ ( $\phi_{2increase} - \phi_{2decrease}$ )และมีหลักการ ทำงานดังกล่าวไว้ในหัวข้อ 3.2 ทำให้วงจรแปลงผันทั้งหมดสามารถทำงานได้ถูกต้องและแม่นยำ

#### 3.5. สรุปท้ายบท

โครงสร้างวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบที่ประกอบด้วยวงจรแบ่งครึ่งประจุ และวงจรสะสมประจุเพื่อใช้ในการสร้างระดับแรงดันแอนะล็อกใหม่ในการเปรียบเทียบกับแรงดัน แอนะล็อกขาเข้าของวงจรแปลงผันทั้งหมด ได้ถูกอธิบายไว้ในบทนี้ รวมถึงอธิบายจังหวะการ ทำงานของวงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบตามการควบคุมของสัญญาณนาฬิกา ควบคุมตัวอย่าง และโครงสร้างของวงจรออปแอมป์แบบผลต่างสมบูรณ์ที่เป็นส่วนหนึ่งของวงจร สะสมประจุ

สุดท้ายอธิบายโครงสร้างโดยรวมวงจรแปลงผันแอนะล็อกเป็นดิจิทัลในงานวิจัยนี้ที่นำ วงจรแปลงผันดิจิทัลเป็นแอนะล็อกต้นแบบมาดัดแปลงให้มีตัวเก็บประจุค่าความจุเท่ากัน

### บทที่ 4

## การออกแบบวงจรแปลงผันแอนะล็อกเป็นดิจิทัลโดยใช้เทคนิคการแบ่งครึ่งและ

สะสมประจุ (Design of Analog to Digital Converter Circuit using Binary

#### Charge Division and Accumulation Techniques)

การออกแบบวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลจำเป็นต้องมีการ กำหนดสมรรถนะ (Performance) และนำไปออกแบบองค์ประกอบต่างๆของวงจรให้สามารถ ทำงานได้ตามที่กำหนด ในบทนี้จะกล่าวถึงคุณลักษณะของวงจรแปลงผันรวมทั้งหมด เทคโนโลยี มอสเฟตที่ใช้ในการออกแบบ น<mark>ำไปสู่การอ</mark>อกแบบองค์ประกอบของวงจรในอันดับต่อไป

## 4.1. ข้อมูลเบื้องต้นในการออกแบบ (Design Specification)

วงจรแปลงผันในงานวิจัยนี้มีข้อกำหนด (Specifications) ดังต่อไปนี้

- ก. จำนวนบิต<mark>แปลงผันสัญญาณ 8 บิต (Output Numb</mark>er of Bits, n = 8)
- แรงดันอ้างอิงผลต่าง 1 โวลต์ (Differential Reference Voltage, V<sub>ref</sub>=1V) โดยมี
   แรงดันอ้างอิงด้านขาบวก (V<sub>ref+</sub>) เท่ากับ 2 โวลต์ ด้านขาลบ(V<sub>ref-</sub>) เท่ากับ 1 โวลต์
   แรงดันแหล่งจ่าย (V<sub>DD</sub>) เท่ากับ 3.3 โวลต์ และแรงดันผลร่วม (V<sub>cm</sub>) เท่ากับ 1.5 โวลต์
- ค. ความถี่สัญญาณนาฬิกาหลัก 1.25 เมกะเฮิร์ท (Main Clock Frequency, f<sub>cik</sub>=1.25
   MHz) หรือมีคาบสัญญาณนาฬิกาเท่ากับ 0.8 ไมโครวินาที
- กำหนดให้ใช้ตัวเก็บประจุขนาด 1 pF ในวงจรแปลงผันดิจิทัลเป็นแอนะล็อกเพื่อ ประหยัดพื้นที่ในการออกแบบวงจร รวมถึงเพื่อเพิ่มความเร็วในการทำงาน

จากข้อกำหนดข้างต้นจะได้ว่า 
$$1LSB = \frac{V_{reference}}{2^n} = 3.90625 \, mV$$
 (4-1)

เพื่อไม่ให้เกิดความผิดพลาดในการตัดสินบิตสัญญาณดิจิทัล เช่น รหัสที่หายไป (Missing Code) วงจรจะต้องมีความผิดพลาดน้อยกว่า 0.5 LSB หรือเท่ากับ 1.953125 mV สำหรับเวลาทั้งหมดที่ใช้ในการแปลงผันสัญญาณดิจิทัล 8 บิต 1 วัฏจักร คือ

Conversion Time = 
$$(n+2)T_{clk} = \frac{(n+2)}{f_{clk}} = 8 \ \mu s$$
 (4-2)

ทรานซิสเตอร์ที่ใช้ในการออกแบบงานวิจัยนี้ใช้ เทคโนโลยี 0.5 um ของบริษัทโมซิซ (MOSIS) [8] แบบจำลองของทรานซิสเตอร์ที่ใกล้เคียงเทคโนโลยีนี้คือ บีซิม 3รุ่นที่ 3 (BSIM 3 version 3) หรือ ระดับที่ 49 (Level 49) ในโปรแกรม เอชสไปซล์ (Hspice Program)

### 4.2. การออกแบบวงจรแปลงผันสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก (Design of Digital-to-Analog Converter Circuit)

วงจรแปลงผันดิจิทัลเป็นแอนะล็อกในงานวิจัยนี้ประกอบด้วยสามเฟสการทำงานคือ เฟส การชักตัวอย่างแรงดันอ้างอิง (Reference Voltage Sampling Phase) เฟสการแบ่งครึ่งประจุ (Binary Charge Division Phase) เฟสการสะสมประจุ (Charge Accumulation Phase) ใน หัวข้อนี้จะกล่าวถึงการออกแบบการทำงานของวงจรทั้งสามช่วงโดยใช้ซีมอส ตามข้อกำหนดในห้ว ข้อ 4.1

## 4.2.1. การออกแบบวงจรชักตัวอย่างแรงดันอ้างอิง (Design of Reference Voltage Sampling Circuit)

เนื่องจากโครงสร้างการชักตัวอย่างของวงจรนี้ใช้สวิตช์และตัวเก็บประจุ (Switched Capacitors Structure) และใช้ทรานซิสเตอร์มอสเฟตในการทำสวิตช์ และการคำนวณหาขนาด ของมอสเฟตและตัวเก็บประจุนั้นมีปัจจัยสองปัจจัย คือ ความเร็วของการชักตัวอย่าง (Sampling Speed) กับ ความผิดพลาดในการชักตัวอย่าง (Sampling Error)

ในแง่ของความผิดพลาด อันดับแรกพิจารณาความผิดพลาดที่เกิดจากฉีดของประจุช่อง นำกระแสหลังการทำชักตัวอย่าง (Charge Injection Error) ซึ่งขึ้นกับขนาดของสวิตช์ที่ใช้ในการ ทำงาน ดังนั้นความผิดพลาดชนิดนี้จึงเป็นหนึ่งในข้อกำหนดขนาดทรานซิสเตอร์สูงสุดที่ใช้ได้ใน การทำสวิตช์เพื่อไม่ให้ค่าความผิดพลาดเกินข้อกำหนดในหัวข้อ 4.1

ดังที่กล่าวไว้ในหัวข้อ 4.1 วงจรแปลงผันดิจิทัลเป็นแอนะล็อกในงานวิจัยนี้ใช้ตัวเก็บประจุ 6 ตัวที่มีค่าความจุเท่ากัน และกำหนดให้ขนาดตัวเก็บประจุแต่ละตัวมีค่าเท่ากับ 1 pF ซึ่งมีค่า มากกว่าค่าความจุพาราซิติก (Parasitic Capacitance) ของทรานซิสเตอร์มอสเฟตที่ใช้สร้างสวิตช์ ดังนั้นจากสมการ (2-16) ความผิดพลาดจากการทะลุผ่านของสัญญาณนาฬิกา (Clock Feed Through Error) จึงสามารถละเลยได้



รูปที่ 4-1 วงจรชักตัวอย่างแรงดันอ้างอิงที่ใช้มอสเฟตแทนสวิตช์

จากรูปที่ 4-2 แสดงโครงสร้างของสวิตซ์ที่ใช้ในการซักตัวอย่างแรงดันอ้างอิง ซึ่ง ประกอบด้วยมอสเฟตชนิดเอ็นและชนิดพี เหตุผลที่เลือกใช้มอสเฟตทั้งสองชนิดขนานกันนั้น เพื่อ ลดค่าความผิดพลาดจากประจุในช่องนำกระแส เนื่องจากการลบล้างของประจุช่องนำกระแสของ มอสเฟตทั้งสองชนิด ดังนั้นสามารถหาอัตราส่วนขนาดโดยประมาณของมอสเฟตทั้งสองชนิดจาก จับเท่ากันของสมการ (2-13) และ (2-14) สามารถหาอัตราส่วนขนาดของทรานซิสเตอร์ทั้งสอง ชนิดได้ดังนี้

$$\therefore \frac{(WL)_n}{(WL)_p} = \frac{(V_{in} + V_{DD} + V_{THP})}{(V_{DD} - V_{in} - V_{THN})}$$
(4-3)

ในงานวิจัยนี้กำหนดให้ผลต่างแรงดันอ้างอิงมีค่าคือ  $V_{ref+} = 2 V, V_{ref-} = 1 V$  และ กำหนดให้ความยาวทรานซิสเ<mark>ตอร์ทั้งสอง</mark>ชนิดมีค่าเท่ากับ 1 um

ดังนั้นจากสมการที่ (4-10) ที่แรงดันมาตราฐานขาบวกสามารถหาอัตราส่วนความกว้าง ได้ (เมื่อละเลยผลของบอดี้ที่ทำให้แรงดันขีดเริ่ม (Threshold Voltage) เปลี่ยนแปลง) คือ

$$\therefore \frac{(W)_{n,ref+}}{(W)_{p,ref+}} = \frac{(2+3.3-0.9152268)}{(3.3-2-0.5914358)} = 6.18825$$
(4-11)

และที่แรงดันอ้างอิ<mark>งขาลบคือ</mark>

$$\therefore \frac{(W)_{n,ref-}}{(W)_{p,ref-}} = \frac{(1+3.3-0.9152268)}{(3.3-1-0.5914358)} = 1.98106$$
(4-12)

โดยค่าที่ได้จากสมการทั้งสองเป็นค่าประมาณเพื่อใช้ในหาค่าขนาดความกว้าง ทรานซิสเตอร์ในเบื้องต้นเท่านั้น เมื่อทำการทดลองโดยใช้โปรแกรมเอชสไปซ์จำลองการชักตัวอย่าง เพื่อหาค่าตามสมการ (4-11) และ (4-12) ขนาดความทรานซิสเตอร์ที่ทำให้ค่าความผิดพลาด เนื่องจากการชักตัวอย่างอยู่ในช่วงที่ยอมรับได้คือ

$$\left(\frac{W}{L}\right)_{n,ref+} = \frac{11\mu}{1\mu}, \left(\frac{W}{L}\right)_{p,ref+} = \frac{2\mu}{1\mu}, \left(\frac{W}{L}\right)_{n,ref-} = \frac{4.25\,\mu}{1\mu}, \left(\frac{W}{L}\right)_{p,ref-} = \frac{2\,\mu}{1\mu} (4-13)$$

สมการที่ (4-13) มีค่าแตกต่างจากการประมาณในสมการ (4-11)และ (4-12) เนื่องจาก แบบจำลองของทรานซิสเตอร์ในโปรแกรมเอชสไปซ์มีความซับซ้อนและไม่ตรงกับสมการประจุช่อง นำกระแสที่นำมาใช้หาค่าความผิดพลาด ดังนั้นเพื่อลดค่าความผิดพลาดจึงทำการจำลองเพื่อหา ขนาดที่ให้ความผิดพลาดน้อยที่สุด โดยผลการจำลองของการฉีดประจุช่องนำกระแสเนื่องจากบน ตัวเก็บประจุ C<sub>11</sub> และ C<sub>12</sub> ได้ถูกแสดงไว้ในรูปที่ 4-2 และ รูปที่ 4-3 ตามลำดับ



รูปที่ 4-2 ผลการจำลองสภาวะชั่วครู่ผลจากการฉีดประจุช่องนำกระแสที่ส่งผลต่อแรงดัน V<sub>11</sub> บน โนดตัวเก็บประจุ C<sub>11</sub>



รูปที่ 4-3 ผลการจำลองสภาวะชั่วครู่ผลจากการฉีดประจุช่องนำกระแสที่ส่งผลต่อแรงดัน V<sub>12</sub> บน โนดตัวเก็บประจุ C<sub>12</sub>

จากรูปที่ 4-2และรูปที่ 4-3 แสดงผลการทดลองจากการจำลองแรงดัน V<sub>11</sub> และ V<sub>12</sub> บน โนดตัวเก็บประจุ C<sub>11</sub> และ C<sub>12</sub> ในสภาวะชั่วครู่ (Transient Simulation) โดยสัญญาณการชัก ตัวอย่าง(**φ**<sub>s</sub>)มีคาบการทำงานเป็นเวลา 800 นาโนวินาที โดยมีช่วงเวลาช่วงเวลาลดระดับ (Fall Time) เท่ากับ 100 พิโครวินาที สัญญาณแรงดัน V<sub>11</sub>และ V<sub>12</sub> จะลดลงเนื่องจากการฉีดประจุในช่อง นำกระแส และสัญญาณการชักตัวอย่างผกผันมีช่วงเวลาการเพิ่มระดับ (Rise Time) เท่ากับ 50 พิ โครวินาที แรงดัน V<sub>11</sub> และ V<sub>12</sub> จะมีค่าเพิ่มขึ้น จากการชดเชยประจุบวกจากช่องนำกระแสแบบพี กลับไปยังตัวเก็บประจุทั้งสองดังแสดงในรูปที่ 4-2 และ รูปที่ 4-3 และเมื่อนำแรงดันทั้งสองมาหา ค่าผลต่างจะให้ผลดังรูปที่ 4-4 ซึ่งแรงดันผลต่างบนคู่ตัวเก็บประจุ C<sub>11</sub>-C<sub>12</sub> มีค่าใกล้เคียง 1 โวลต์ หรือแรงดันอ้างอิงผลต่าง



รูปที่ 4-4 ผลการจำลองสภาวะชั่วครู่การฉีดประจุช่องน้ำกระแสที่ส่งผลต่อแรงดัน V1 ที่เกิดจาก ผลต่างแรงดัน V11 และ V12

การพิจารณาความเร็วจะนำค่าขนาดใน (4-13) มาพิจารณาประมาณค่าความเร็วในการ ชักตัวอย่างจากค่าคงตัวทางเวลาดังสมการ (2-11) และ (2-12) โดยค่า  $\mu_n C_{ox} = 111 \,\mu A/V^2$ และ  $\mu_p C_{ox} = 50.2 \,\mu A/V^2$  ซึ่งหาได้จากเทคโนโลยีมอสเฟตที่ใช้ในงานวิจัย ดังนั้นค่าความ ต้านทานเมื่อทรานซิสเตอร์ทำงานอยู่ในช่วงความต้านทานลึกคือ

$$R_{n,ref+} = \frac{1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{DD} - V_{ref+} - V_{THN})} = 1.156 k\Omega$$
(4-14)

$$R_{p,ref+} = \frac{1}{\mu_p C_{ox} \left(\frac{W}{L}\right)_p (V_{ref+} + V_{DD} + V_{THP})} = 2.272 \, k\Omega \tag{4-15}$$

และสามารถเขียนสมการประมาณค่าความต้านทานของมอสเฟตที่ต่อขนานที่แรงดัน อ้างอิงขาบวกคือ

$$R_{ref+} = R_{n,ref+} / R_{p,ref+} = 0.7662 \ k\Omega \tag{4-16}$$

ดังนั้นสามารถประมาณค่าคงตัวเวลาในการชักตัวอย่างแรงดันอ้างอิงด้านบวกเมื่อ กำหนดให้ใช้ตัวเก็บประจุในการชักตัวอย่างมีค่า 1 pF คือ

$$\tau_{sampling, ref+} \approx R_{ref+} C_{11} = 0.7662 \ ns$$
 (4-17)

ในทางตรงกันข้ามสามารถหาความต้านทานด้านแรงดันมาตราฐานขาลบเช่นเดียวกับ สมการที่ (4-14) – (4-17) คือ

$$R_{n,ref-} = \frac{1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{DD} - V_{ref-} - V_{THN})} = 1.241 k\Omega$$
(4-18)

$$R_{p,ref+} = \frac{1}{\mu_p C_{ox} \left(\frac{W}{L}\right)_p (V_{ref+} + V_{DD} + V_{THP})} = 2.943 \, k\Omega \tag{4-19}$$

$$R_{ref-} = R_{n,ref-} / R_{p,ref-} = 0.873 \ k\Omega \tag{4-20}$$

$$\tau_{sampling, ref-} \approx R_{ref-} C_{12} = 0.873 \ ns$$
 (4-21)

เมื่อเปรียบเทียบสมการ (4-17) และ (4-20) ค่าคงตัวเวลาของวงจรชักตัวอย่างคือ

$$\tau_{sampling} \approx 0.873 \ ns$$
 (4-22)



รูปที่ 4-5 ผลการจำลองสภาวะชั่วครู่แสดงความเร็วในการชักตัวอย่างของแรงดัน V11



รูปที่ 4-6 ผลการจำลองสภาวะชั่วครู่แสดงความเร็วในการชักตัวอย่างของแรงดัน V<sub>12</sub>



รูปที่ 4-7 ผลการจำลองสภาวะชั่วครู่แสดงความเร็วในการชักตัวอย่างของแรงดัน V,

ผลการจำลองสภาวะชั่วครู่เพื่อพิจารณาความเร็วของวงจรการชักตัวอย่างแสดงในรูปที่ 4-5 ถึง รูปที่ 4-7 โดยค่าคงตัวเวลาในรูปทั้งหมดมีค่าไม่ตรงกับการคำนวณ เนื่องจากทรานซิสเตอร์ ที่ใช้ในแบบจำลองมีค่าความเคลื่อนที่ได้ (mobility) ของมอสเฟตมีค่าลดลงตามแรงดันขีดเริ่ม (Threshold Voltage) ที่เปลี่ยนแปลงตามผลของบอดี้ (Body Effect) ดังสมการ (4-23) ทำให้ สวิตช์มีความต้านทานมากขึ้น และค่าคงตัวเวลามีค่ามากกว่าที่คำนวณได้ รวมถึงสมการความ ต้านทานได้จากการประมาณของสมการกระแสทรานซิสเตอร์ระดับต่ำ ดังนั้นผลการคำนวณจึงไม่ ตรงกับผลการจำลองสภาวะชั่วครู่ซึ่งใช้แบบจำลองระดับสูง

$$\mu_{eff} = \frac{\mu_0}{1 + U_a \left(\frac{V_{gs} + V_{th}}{T_{ox}}\right) + U_b \left(\frac{V_{gs} + V_{th}}{T_{ox}}\right)^2 + U_c V_{bs}}$$
(4-23)

โดย  $oldsymbol{U}_a$  ,  $oldsymbol{U}_b$  ,  $oldsymbol{U}_c$  เป็นสัมประสิทธิ์ค่าคงตัวจากเทคโนโลยีมอสเฟต

4.2.2. การออกแบบวงจรแบ่งครึ่งประจุ (Binary Charge Division Circuit) วงจรแบ่งครึ่งประจุใช้ทรานซิสเตอร์มอสเฟตชนิดเอ็นเพียงชนิดเดียวในการทำงาน เนื่องจากแรงดันที่ใช้ในการแบ่งครึ่งประจุมีค่าลดลงและมีค่าไม่คงที่ทุกครั้งในการทำงานหนึ่งวัฏ จักร ดังนั้นจึงไม่สามารถใช้ทรานซิสเตอร์ชนิดพี เพื่อชดเชยประจุช่องนำกระแสได้ดังที่กล่าวไปใน หัวข้อการออกแบบวงจรการชักตัวอย่าง วงจรแบ่งครึ่งประจุใช้ตัวเก็บประจุที่มีค่าความจุเท่ากัน 4 ตัวดังรูปที่ 4-8 โดยตัวเก็บประจุ C<sub>11</sub> ทำการแบ่งครึ่งประจุกับตัวเก็บประจุ C<sub>21</sub> และ ตัวเก็บประจุ C<sub>12</sub> แบ่งครึ่งประจุกับตัวเก็บประจุ C<sub>22</sub> รวมถึงใช้การต่อเข้าแรงดันผลร่วม (V<sub>cm</sub>) เพื่อให้ผลลัพธ์ แรงดันที่ถูกแบ่งครึ่งทำงานในช่วงรอบจุดแรงดันผลร่วม



รูปที่ 4-8 โครงสร้างวงจรแบ่งประจุร่วมโดยตัวเก็บประจุมีค่าเท่ากันทั้งหมด

ในงานวิจัยนี้กำหนดให้ตัวเก็บประจุมีค่าเท่ากับ 1 พิโครฟารัด ซึ่งมีค่าสูงเทียบกับตัวเก็บ ประจุพาราชิติกของมอสเฟต ส่งผลให้ความผิดพลาดจากการทะลุสัญญาณนาฬิกามีค่าน้อยเมื่อ เทียบกับความผิดพลาดจากการฉีดประจุช่องนำกระแสและถูกละเลยในงานวิจัยนี้



รูปที่ 4-9 แสดงการไหลของประจุในสวิตช์มอสเฟต (ก) ขณะเริ่มการแบ่งครึ่งประจุ (ข) ขณะหลัง การแบ่งครึ่งประจุเสร็จสิ้น

การทำงานของมอสเฟตช่วงก่อนการแบ่งครึ่งประจุ มอสเฟตจะทำการดึงประจุลบจากคู่ ตัวเก็บประจุเพื่อสร้างช่องนำกระแสในการทำงานดังรูปที่ 4-9 (ก) ดังนั้นแรงดันบนคู่ตัวเก็บประจุ จะเพิ่มขึ้นจากเดิมเนื่องจากการเพิ่มประจุบวกเพื่อหักล้างกับประจุลบที่สูญเสียไป หลังจากการ แบ่งครึ่งประจุเสร็จสิ้นและทำการปิดสวิตช์มอสเฟตโดยการใส่แรงดันขาเกตต่ำกว่าแรงดันขีดเริ่ม ทำให้ประจุลบตกค้างในช่องนำกระแสไหลไปยังคู่ตัวเก็บประจุ โดยประจุลบเหล่านี้คือประจุลบเดิม ของคู่ตัวเก็บประจุก่อนการทำงานของมอสเฟตนั่นเอง ดังนั้นความผิดพลาดจากการฉีดประจุช อง นำกระแสหลังการแบ่งครึ่งประจุ (รูปที่ 4-9 (ข)) ไม่มีผลต่อแรงดันบนตัวเก็บประจุเมื่อการฉีดประจุ นั้นกระจายอย่างสม่ำเสมอเท่ากันทั้งสองข้างขาเดรนและขาซอส ตามหลักการไม่หนีหายไปของ ประจุ

ความเร็วในการแบ่งครึ่งประจุ สามารถหาได้จากแบบจำลองความต้านทานและตัวเก็บ ประจุเช่นเดียวกับวงจรการชักตัวอย่าง ดังนั้นสามารถประมาณค่าความต้านทานสูงสุดขณะ ทำงานของมอสเฟต M<sub>11</sub> และ M<sub>12</sub> ได้เมื่อแรงดันในดตัวเก็บประจุ C<sub>11</sub>-C<sub>12</sub> มีค่ามากที่สุดเท่ากับ แรงดันอ้างอิงดังต่อไปนี้

$$R_{M11(Max)} = \frac{1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{DD} - V_{ref+} - V_{THN})}$$
(4-24)

$$R_{M12(Max)} = \frac{1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{DD} - V_{ref-} - V_{THN})}$$
(4-25)

และเนื่องวงจรแบ่งประจุร่วมสามารถเป็นโครงสร้างตัวเก็บประจุสองตัวต่ออนุกรมกัน ดังนั้นสามารถหาค่าคงตัวเวลาได้คือ

$$\tau_{M11(Max)} = \frac{C/2}{\mu_n C_{ox} \left(\frac{W}{L}\right)_{M11}} (V_{DD} - V_{ref+} - V_{THN})$$
(4-26)

$$\tau_{M12(Max)} = \frac{C/2}{\mu_n C_{ox} \left(\frac{W}{L}\right)_{M12} (V_{DD} - V_{ref-} - V_{THN})}$$
(4-27)

และประมาณค่าขนาดอย่างน้อยที่สุดของทรานซิสเตอร์ เมื่อกำหนดให้ค่าคงตัวทางเวลา มีค่าเท่ากับ 8 ns หรือ น้อยกว่า 50 เท่าของครึ่งคาบสัญญาณนาฬิกาได้ดังนี้

$$\therefore \left(\frac{W}{L}\right)_{M11} \ge \frac{C/2}{\left(\mu_n C_{ox}\right) \left(\tau_{M11(Max)}\right) \left(V_{DD} - V_{ref+} - V_{THN}\right)} \approx 0.7946$$
 (4-28)

$$\therefore \left(\frac{W}{L}\right)_{M12} \ge \frac{C/2}{\left(\mu_n C_{ox}\right)\left(\tau_{M12(Max)}\right)\left(V_{DD} - V_{ref-} - V_{THN}\right)} \approx 0.330$$
(4-29)

จากสมการ (4-28) และ (4-29) อัตราส่วนขนาดทรานซิสเตอร์อย่างน้อย คือ 0.7946

ในการจำลองดังเช่นในวงจรชักตัวอย่าง ความเร็วในการทำงานของวงจรไม่เท่ากับการ คำนวณ ซึ่งค่าคงตัวเวลาในการจำลองจะมากกว่าที่คำนวณได้ ดังนั้นจึงใช้ขนาดทรานซิสเตอร์ ใหญ่กว่าที่คำนวณ โดยในงานวิจัยนี้ใช้ขนาดทรานซิสเตอร์คือ

$$\left(\frac{W}{L}\right)_{11} = \left(\frac{W}{L}\right)_{12} = \frac{1.65\,\mu}{1\,\mu}$$
 (4-30)

รูปที่ 4-10 แสดงผลแรงดัน V<sub>11</sub>, V<sub>12</sub>, V<sub>21</sub> และ V<sub>22</sub> จากการแบ่งครึ่งประจุ ซึ่งใช้วงจรออป แอมป์แบบผลต่างสมบูรณ์และสวิตช์ที่ใช้ในการสะสมประจุในอุดมคติในการดึงประจุจากตัวเก็บ ประจุ C<sub>21</sub> และ C<sub>22</sub> ทำให้แรงดัน V<sub>21</sub>-V<sub>22</sub> มีค่าลดลงสู่แรงดันผลร่วม V<sub>cm</sub> ซึ่งมีค่าเท่ากับ 1.5 โวลต์ ในด้านแรงดัน V<sub>11</sub> ลดลงจากแรงดันเดิม 2 เท่า และมีค่าคงที่ขณะทำการสะสมประจุ (ยกตัวอย่าง เช่นช่วงเวลา 400-800 นาโนวินาที ในรูปที่ 4-10)



รูปที่ 4-10 ผลการจำลองสภาวะชั่วครู่แรงดันบนตัวเก็บประจุจากการแบ่งครึ่งประจุ



รูปที่ 4-11 ผลการจำลองสภา<mark>วะชั่วครู่ขอ</mark>งผลต่างแรงดันบนตัวเก็บประจุ C<sub>11</sub> และ C<sub>12</sub>(V<sub>1</sub>=V<sub>11</sub>-V<sub>12</sub>)

รูปที่ 4-11แสดงผลการจำลองสภาวะชั่วครู่ของผลต่างแรงดันบนตัวเก็บประจุ C<sub>11</sub> และ C<sub>12</sub> ที่ขยายผลการจำลองในช่วงระยะการแบ่งครึ่งประจุครั้งแรกที่ใช้เวลาในการทำงานมากที่สุดใน หนึ่งวัฏจักรการแปลงผัน และเป็นตัวกำหนดความเร็วในการแบ่งครึ่งประจุของวงจร ซึ่งมีความค่า คงตัวเวลามากกว่าที่ทำการออกแบบเนื่องจากการใช้สมการระดับต้นในการ คำนวณประมาณค่า คงตัวเวลาไม่ตรงกับในการจำลองของโปรแกรมเอชสไปซ์ที่ใช้สมการระดับสูง

# 4.2.3. การออกแบบสวิตช์วงจรสะสมประจุ (Design of Charge Accumulation Switches)

วงจรสะสมประจุประกอบไปด้วยวงจรออปแอมป์แบบผลต่างสมบูรณ์และสวิตช์ที่ใช้การ เพิ่มหรือลดประจุในตัวเก็บประจุสะสม C<sub>31</sub>, C<sub>32</sub> ในหัวข้อนี้จะกล่าวถึงการออกแบบขนาดสวิตช์ จากความผิดพลาดที่เกิดจากการฉีดประจุช่องนำกระแสหลังจากทำการสะสมประจุที่มีผลต่อการ แบ่งครึ่งประจุ รวมถึงพิจารณาความเร็วในการทำงานให้สามารถทำงานตามข้อกำหนดในหัวข้อ 4.1



รูปที่ 4-12 โครงสร้างวงจรสะสมประจุที่ใช้มอสเฟตชนิดเอ็นแทนสวิตช์

โครงสร้างการสะสมประจุใช้มอสเฟตชนิดเอ็นในการทำสวิตซ์ มีโครงสร้างดังแสดงในรูป ที่ 4-12 และใช้มอสเฟตชนิดเอ็นเนื่องจากแรงดันที่ตัวเก็บประจุ C<sub>21</sub> และ C<sub>22</sub> มีค่าไม่คงที่ตลอดการ แปลงผันจึงไม่สามารถใช้มอสเฟตชนิดพี เพื่อแก้ไขปัญหาการฉีดประจุได้ดังที่กล่าวไปในการ ออกแบบวงจรการชักตัวอย่าง

ในงานวิจัยนี้จะทำการลดค่าความผิดพลาดของมอสเฟตชนิดเอ็นให้มีค่าความผิดพลาด ให้อยู่ในช่วงที่ไม่ทำให้เกิดการตัดสินระดับสัญญาณดิจิทัลผิดพลาด (Quantization Error) โดย แสดงการฉีดประจุจากช่องนำกระแสจากมอสเฟตในการเพิ่มนี้ดังรูปที่ 4-13 และจากมอสเฟตใน การลดประจุดังรูปที่ 4-14



รูปที่ 4-13 การฉีดประจุจากมอสเฟตสวิตช์ที่ใช้เพิ่มประจุสะสม



รูปที่ 4-14 การฉีดประจุจากมอสเฟตสวิตช์ที่ใช้ลดประจุสะสม

จากรูปที่ 4-13 และ รูปที่ 4-14 ประจุที่ฉีดไปยังตัวเก็บประจุสะสม C<sub>21</sub>-C<sub>31</sub> และ C<sub>22</sub>-C<sub>32</sub> มีค่าคงที่เสมอเนื่องจากขาเข้าวงจรออปแอมป์ขณะทำงานแบบป้อนกลับจะทำให้แรงดันขาเข้า เท่ากับแรงดันผลร่วมในการทำงาน ดังนั้นความผิดพลาดผลต่างเนื่องจากการฉีดประจุจะถูก หักล้างกันเพราะประจุในช่องนำกระแสมีค่าเท่ากันโดยสามารถเขียนสมการความผิดพลาดผลต่าง ดังสมการที่ (4-31)

$$\Delta V_{2,accu}^{(n)} \approx \frac{-(WL)_1 C_{ox} [V_{cm} - V_{cm}]}{2(C)} = 0$$
(4-31)

ความเร็วในการสะสมประจุของวงจรสะสมประจุขึ้นกับความต้านทานของมอสเฟต สะสมประจุ M<sub>21</sub>-M<sub>24</sub> ขณะทำงานในภาวะความต้านทาน (เมื่อกำหนดให้วงจรออปแอมป์ทำงาน ในช่วงอุดมคติ) และสามารถประมาณค่าความเร็วจากค่าคงตัวเวลาได้เช่นเดียวกับที่กล่าวไว้ใน หัวข้อ 4.2.2 ดังนั้นในส่วนนี้จะใช้ขนาดทรานซิสเตอร์ M<sub>21</sub>-M<sub>24</sub> มีค่าเท่ากับ M<sub>11</sub> และ M<sub>12</sub> คือ

$$\left(\frac{W}{L}\right)_{21-24} = \frac{1.65\,\mu}{1\,\mu} \tag{4-32}$$

# 4.2.4. การออกแบบวงจรออปแอมป์ผลต่างสมบูรณ์ (Design of Fully-Differential Operational Amplifier Circuit)

การออกแบบวงจรออปแอมป์จำเป็นต้องพิจารณาคุณลักษณะดังเช่น อัตราการขยาย ไฟตรง (Open Loop DC Gain) ช่วงการแกว่งสัญญาณขาออก (Output Voltage Swing) และ ความกว้างอัตราขยายเชิงความถี่ (Gain Bandwidth) และการกินพลังงาน (Power Consumption) โดยงานวิจัยนี้ละเลยการรบกวนของสัญญาณรบกวนและความไม่เท่ากันของ ขนาดทรานซิสเตอร์เนื่องจากการผลิต (Mismatch Error)

อัตราขยายไฟตรงสามารถหาได้จากความต้องการลดค่าความผิดพลาดขาออกของวงจร แปลงผันสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก ให้น้อยกว่า 0.5 บิตที่มีความสำคัญน้อยที่สุด หรือ 1.953125 มิลิโวลต์ ดังนั้นในงานวิจัยนี้จึงกำหนดให้ค่าความผิดพลาดสูงสุดเนื่องจากวงจร ออปแอมป์มีค่าไม่เกิน 0.01 มิลิโวลต์ เพื่อให้มีผลกระทบต่อระบบการทำงานของระบบน้อย จากสมการทั่วไปของอัตราขยายของวงจรเมื่อมีการป้อนกลับคือ

$$A_{CL}(s) = \frac{V_{out}(s)}{V_{in}(s)} = \frac{A_{OL}}{1 + \beta A_{OL}}$$
(4-33)

$$A_{CL}(s) \approx \frac{1}{\beta} \left( 1 - \frac{1}{\beta A_{OL}} \right)$$
(4-34)

สามารถหาความผิดพลาดเนื่องจากอัตราขยายเมื่อ  $eta=rac{1}{2}$  คือ

$$\therefore \Delta V_{out} = -\frac{2}{A_{OL}} V_{in} \tag{4-35}$$

เนื่องจากกำหนดให้  $\left| \Delta V_{_{out, max}} 
ight| = 0.01 \ mV$  และ V<sub>in</sub> มีค่าสูงสุดเท่ากับ 1 โวลต์ ดังนั้น สามารถคำนวณหาอัตราขยายไฟตรงจากสมการ (4-36) ได้คือ

$$A_{OL,DC} \approx \frac{2000 \ mV}{0.01 \ mV} \approx 200,000 V / V = 106.02 \ dB \tag{4-36}$$

ช่วงการแกว่งของสัญญาณขาออกของวงจรออปแอมป์ (Output Voltage Swing) สามารถพิจารณาจากช่วงแรงดันสูงสุดและต่ำสุดตามแรงดันอ้างอิงที่ใช้ในการเปรียบเทียบกับ แรงดันขาเข้า มีช่วงการทำงา<mark>นคือ</mark>

$$1V \le V_{out} \le 2V \tag{4-37}$$

ความกว้างของอัตราขยายเชิงความถี่พิจารณาจากความเร็วของระบบในการแปลงผัน โดยแรงดันขาออกของวงจรออปแอมป์จำเป็นต้องเข้าสู่ภาวะคงตัว (Steady State) ก่อนที่จะ นำไปใช้ในการเปรียบเทียบ ในงานวิจัยนี้กำหนดให้วงจรออปแอมป์สามารถสร้างแรงดันภายใน 400 นาโนวินาที (จากระบบอันดับหนึ่งค่าคงตัวเวลาจึงมีค่าเท่ากับ 80นาโนวินาที) หรือ เร็วกว่า 2 เท่าของสัญญาณนาฬิกาของระบบ (800 นาโนวินาที) ดังนั้นสามารถหาค่าความกว้างอัตราขยาย เชิงความถี่ที่จำเป็นต้องใช้ได้คือ

$$GBW = \frac{1}{2\pi\tau_{opamp}} = \frac{1}{2\pi(80ns)} = 1.989 MHz$$
(4-38)

ภายใต้ข้อกำหนดแรงดันแหล่งจ่าย 3.3 โวลต์ และคุณลักษณะข้างต้นในงานวิจัยนี้จึง เลือกวงจรออปแอมป์สองระยะที่มีวงจรออปแอมป์เทเลสโคปิกในระยะแรก และวงจรขยายแบบ ซอสร่วมที่มีแหล่งจ่ายกระแสเป็นโหลด ดังรูปที่ 4-15 เพื่อให้ได้คุณลักษณะตามที่กล่าวไว้ข้างต้น โดยวงจรระยะแรกมี 2 กิ่ง (Branch) ออกแบบให้กินกระแสทำงาน (I<sub>bias</sub>) รวม 10 ไมโครแอมป์ และ ในระยะที่สองออกแบบให้กินกระแสทำงานกิ่งละ 20 ไมโครแอมป์ และสรุปขนาดทรานซิสเตอร์ และกระแสกิ่งตามตารางที่ 4-1

Transistors	$M_{C41}$	$M_{D1}$ - $M_{D4}$	$M_{D5}$ - $M_{D8}$	M <sub>C34</sub> , M <sub>C44</sub>	M <sub>D9</sub> - M <sub>D10</sub>	$C_{Cm}, C_{cp}$
I <sub>bias</sub>	15 uA	5 uA	5 uA	20 uA	20 uA	-
W/L	60/2	20/2	60/2	80/2	240/2	1200fF

ตารางที่ 4-1 ขนาดของทรานซิสเตอร์ในวงจรออปแอมป์หลักในรูปที่ 4-15



รูปที่ 4-15 วงจรออปแอมป์สองระยะที่ใช้ในงานวิจัย

วงจรออปแอมป์รูปที่ 4-15 ใช้วงจรสร้างจุดทำงานของวงจรมีลักษณะดัง รูปที่ 4-16 โดย เป็นโครงสร้างสะท้อนกระแสแบบคาสโคดที่มีช่วงการแกว่งกว้าง (Wide Swing Cascode Current Mirror) จากแหล่งกำเนิดกระแสอ้างอิง (I<sub>ref</sub>). 2 แหล่ง จ่ายให้กับกิ่งที่หนึ่ง (M<sub>ws1</sub>)และกิ่งที่สอง (M<sub>2ws</sub>,M<sub>2c4</sub>) นำไปสร้างแรงดันสร้างจุดทำงานแก่วงจรออปแอมป์หลัก V<sub>b1</sub> – V<sub>b4</sub> โดยวงจร กำหนดให้ใช้แหล่งกำเนิดกระแสอ้างอิงในอุดมคติมีค่า 5 ไมโครแอมป์ และเมื่อทำการสะท้อน กระแสโดยกำหนดให้ขนาดทรานซิสเตอร์ M<sub>2ws</sub> และ M<sub>2c4</sub> มีขนาดเท่ากับ M<sub>3ws</sub> และ M<sub>3c4</sub> ดังนั้น เมื่อคิดกระแสในอุดมคติ เมื่อไม่มีผลของช่องนำกระแสทรานซิสเตอร์สั้น (Short-Channel Effect) กระแสที่ไหลในกิ่งที่ 3 จะประมาณเท่ากับกิ่งที่ 2 หรือเท่ากับ 5 ไมโครแอมป์

แรงดัน V<sub>b2</sub> ถูกสร้างโดยการต่อทรานซิสเตอร์ M<sub>3C2</sub>, M<sub>3C1</sub> (ดังแสดงใน รูปที่ 4-16) นำ แรงดันนี้ไปต่อเข้ากับทรานซิสเตอร์ M<sub>4C2</sub> ที่ต่ออยู่กับทรานซิสเตอร์ M<sub>4C1</sub> เพื่อสร้างแรงดัน V<sub>b1</sub> ในกิ่ง ที่ 4 ซึ่งต่อทรานซิสเตอร์ที่สะท้อนกระแสจากกิ่งที่ 2 (M<sub>4C3</sub>- M<sub>4C4</sub>) ทำให้กิ่งที่ 4 มีกระแสไหลเท่ากับ 5 ไมโครแอมป์เช่นเดียวกับกิ่งที่ 1 และกิ่งที่ 2

ในกิ่งที่ 5 สร้างกระแส 5 ไมโครแอมป์เช่นเดียวกับกิ่งอื่นๆในวงจรสร้างจุดทำงาน จาก การต่อทรานซิสเตอร์สะท้อนกระแสจากกิ่งที่สาม (M<sub>5C1</sub>- M<sub>5C2</sub>) เพื่อหาแรงดัน V<sub>b3</sub> ซึ่งมีขนาดตาม แรงดันเกต-ซอสของทรานซิสเตอร์ M<sub>5B3</sub> ที่กระแส 5 ไมโครแอมป์ ซึ่ง จะเปลี่ยนแปลงตามขนาด ทรานซิสเตอร์ M<sub>5B3</sub>

โดยสรุปวงจรสร้างจุดทำงานกินกระแสทั้งหมด 25 ไมโครแอมป์ ประกอบไปด้วยวงจร 5 กิ่ง กิ่งละ 5 ไมโครแอมป์ โดยมีขนาดทรานซิสเตอร์ดังแสดงในตารางที่ 4-2



รูปที่ 4-16 วงจรสร้างจุดทำงานแก่วงจรออปแอมป์หลักใน รูปที่ 4-15

Transistors	$M_{WS1}$	M <sub>2ws</sub> -M <sub>4ws</sub> , M <sub>2C4</sub> -M <sub>4C4</sub>	M <sub>3C1</sub>	M <sub>4C1</sub>	M <sub>4C2</sub>	M <sub>5C1</sub> -M <sub>5C2</sub>	$M_{5\mathrm{B3}}$
I <sub>bias</sub>	5uA	5 uA	5 uA	5 uA	5 uA	5 uA	5 uA
W/L	10/10	20/2	55.67/6	55.67/2	60/2	60/2	10/10

ตารางที่ 4-2 ขนาดของทรานซิสเตอร์ในวงจรสร้างจุดทำงานรูปที่ 4-16

และเพื่อให้วงจรสามารถมีจุดทำงานที่จุดแรงดันผลร่วม (Common Mode Voltage) ดังนั้นจึงใช้วงจรป้อนกลับโหมดร่วมดังรูปที่ 4-17 ซึ่งใช้วงจรวัดแรงดันโหมดร่วมแบบสวิตช์ (Switching common-mode detector) ทำการวัดแรงดันขาออกทั้งสองข้างของวงจรออปแอมป์ แล้วส่งไปเปรียบเทียบกับแรงดันผลร่วมที่กำหนดไว้ (V<sub>cm</sub>) ที่คู่ผลต่าง (Differential pair) กระแสที่ เปลี่ยนไปในวงจรคู่ผลต่างจะสร้างแรงดันกลับเฟส V<sub>cmfb</sub> เพื่อนำไปควบคุมทรานซิสเตอร์ M<sub>C41</sub> ใน วงจรออปแอมป์หลักต่อไป และมีพารามิเตอร์ของวงจรดังตารางที่4-3

ตารางที่ 4-3 ขนาดของทรานซิสเตอร์ในวงจรป้อนกลับโหมดร่วมรูปที่ 4-17

Transistors	$M_{DC1}$ - $M_{DC2}$	$M_{DC3}\text{-}M_{DC4}$	$M_{DC5}\text{-}M_{DC6}$	C <sub>fb1</sub>	C <sub>fb2</sub>
bias	10 uA	5 uA	5 uA	-	-
W/L	60/2	10/2	20/2	100fF	1000fF



รูปที่ 4-17 วงจรป้อนกลับโหมดร่วม

ผลตอบสนองทางความถี่นำวงจรออปแอมป์ โดยจำลองการป้อนสัญญาณไฟสลับแก่ขา เข้าด้านบวกและไม่มีโหลดต่ออยู่กับวงจรได้ผลดังรูปที่ 4-18 ซึ่งมีอัตราขยายไฟตรงประมาณ 115 เดซิเบล ขนาดความกว้างเชิงความถี่ประมาณ 10 เมกะเฮิร์ท และมีผลเฟสมาจิน (Phase Margin) ประมาณ 120 องศาเพื่อให้วงจรอยู่ในเสถียรภาพ



รูปที่ 4-18 ผลตอบสนองทางความถี่โดยการจำลองสัญญาณไฟสลับ



รูปที่ 4-19 ผลตอบสนองการกวาดแรงดันขาเข้าด้านบวกของวงจรออปแอมป์

ผลตอบสนองวงจรออปแอมป์จากการกวาดแรงดันขาเข้าด้านบวก ได้ผลดังแสดงดัง รูปที่ 4-19 โดยเส้นประคือแรงดันขาออกของวงจรออปแอมป์ระยะแรก และเส้นทึบคือแรงดันขาออกของ วงจรออปแอมป์ระยะที่สอง

#### 4.3. การออกแบบวงจรเปรียบเทียบ (Design of Comparator Circuit)

วงจรเปรียบเทียบที่ใช้ในงานวิจัยนี้ประกอบด้วยวงจรขยายขาเข้า (Preamplifier Circuit) และวงจรตัดสินระดับสัญญาณ (Decision Circuit) โดยมีการออกแบบดังต่อไปนี้

#### 4.3.1. การออกแบบวงจรขยายขาเข้า (Design of Preamplifier Circuit)

วงจรขยายขาเข้ามีทำหน้าที่ในการขยายผลต่างแรงดันของแรงดันขาเข้าผลต่าง (V<sub>in+</sub>-V<sub>in-</sub>) กับ แรงดันวงจรแปลงผันดิจิทัลเป็นแอนะล็อกผลต่าง (V<sub>D/A+</sub>-V<sub>D/A-</sub>) และให้สัญญาณแรงดัน ผลต่างขาออกวงจรขยายขาเข้า (V<sub>pre+</sub>-V<sub>pre-</sub>) ดังรูปที่ 4-20 ซึ่งแรงดันขาออกของวงจรขยายขาเข้า นั้นมีค่าแรงดันผลร่วมเท่ากันเพื่อให้วงจรตัดสินระดับสัญญาณให้ค่าดิจิทัลขาออกได้ถูกต้องซึ่งจะ กล่าวถึงการออกแบบในหัวข้อถัดไป ตัววงจรใช้วงจรออปแอมป์ผลต่างสมบูรณ์สองตัวที่ใช้วงจร สะท้อนกระแส (Current Mirror) เป็นโหลด เพื่อผสมสัญญาณขนาดเล็กในการทำงาน แรงดันที่ได้ จากการผสมสัญญาณจะถูกหักล้างเพื่อให้ผลต่างของแรงดันตามสมการ (4-64)

$$V_{ref+} - V_{ref-} = A(s) \left[ (V_{D/A+} - V_{D/A-}) - (V_{in+} - V_{in-}) \right]$$
(4-64)



รูปที่ 4-20 โครงสร้างวงจรขยายขาเข้า (Preamplifier Circuits)

ในการออกแบบวงจรขยายขาเข้าเน้นเรื่องความเร็วหรือความกว้างเชิงความถี่ของ อัตราขยาย (Gain Band Width) เป็นหลัก โดยออกแบบให้มีช่วงการทำงานตอบสนองต่อความเร็ว สัญญาณนาฬิกาตามข้อกำหนด ดังนั้นจึงทำการออกแบบวงจรให้มีความกว้างเชิงความถี่มากกว่า ความถี่สัญญาณนาฬิกาของวงจร และกำหนดให้ใช้ทรานซิสเตอร์ที่ค่าพารามิเตอร์จากเทคโนโลยี ตามตารางที่ 4-4 โดยหาค่าพารามิเตอร์จากทดลองตามรูปที่ 4-21



ตารางที่ 4-4 พารามิเตอร์ของทรานซิสเตอร์หนึ่งหน่วยที่ใช้ในการออกแบบวงจรขยายขาเข้า

Parameter	NMOS	PMOS
I <sub>bias</sub>	5 uA	5 uA
W/L	10/2	50/2
V <sub>DS,SAT</sub>	132 mV	112 mV

$V_{GS, V_{SG}}$	798 mV	1022 mV
V <sub>THN</sub> , V <sub>THP</sub>	629 mV	927 mV
$KP_{N,} KP_{P}$	111 uA/V <sup>2</sup>	50.2 uA/V <sup>2</sup>
$C_{ox}' = \mathcal{E}_o \mathcal{E}_r / t_{ox}$	2.493 fF/um <sup>2</sup>	2.493 fF/um <sup>2</sup>
$C_{gsn,} C_{sgp}$	30.5579 fF	162.644 fF
$C_{gdn,} C_{dgp}$	2.1736 fF	15.4834 fF
gmn , gmp	80 uA/V	80 uA/V
r <sub>on,</sub> r <sub>op</sub>	2.954 MΩ	3.554 MΩ
gmn ron, gmp rop	234.885 V/V	289.70 V/V
$\lambda_n, \lambda_p$	0.07 V <sup>-1</sup>	0.06 V <sup>-1</sup>

จากวงจรขยายในรูปที่ 4-20 สามารถหาอัตราขยายเชิงความถี่ได้คือ

$$A(s) = \frac{A_0(2+s/2\pi f_{p2})}{(1+s/2\pi f_{p1})(1+s/2\pi f_{p2})}$$
(4-63)

โดยอัตราขยายไฟตรง :

$$A_0 = -g_{mp}(r_{on} / r_{op}) = 129.05 \approx 42.2 \ dB \tag{4-64}$$

ความถื่มูลหลัก :

$$f_{I} = \frac{1}{2\pi (r_{on} / / r_{op})C_{L}} = 43.0828 MHz$$
(4-65)

โดย C<sub>L</sub> คือโหลดที่เข้ากับวงจรขยายขาเข้าหรือตัวเก็บประจุขาเข้าของวงจรตัดสินระดับ สัญญาณ ที่มีขนาดทรานซิสเตอร์ดังตารางที่ 4-5 ในหัวข้อ4.3.2

และความถี่หักมุมที่สอง : 
$$f_2 = \frac{g_{mn}}{C_{mirror}} \approx 1.31 \, GHz$$
 (4-66)

โดย C<sub>mirror</sub> คือค่าตัวเก็บประจุที่ขาเกตของวงจรสะท้อนกระแสในรูปที่ 4-20 เนื่องจากวงจรใช้การขยายโดยไม่มีการป้อนกลับ ดังนั้นความเร็วการทำงานของ วงจรขยายขาเข้าจึงขึ้นกับความถี่มูลหลักในสมการที่ (4-65) หรือขึ้นกับตัวเก็บประจุโหลด ซึ่งถูก ออกแบบให้มีขนาดเล็กทำให้ความถี่มูลหลักมีค่าความถี่มากกว่าความถี่สัญญาณนาฬิกาที่ใช้ใน วงจร ทำให้วงจรขยายเข้านี้สามารถทำงานได้ในข้อกำหนดของวงจรทั้งหมด 4.3.2. การออกแบบวงจรตัดสินระดับสัญญาณ (Design of Decision Circuit) วงจรตัดสินระดับสัญญาณในงานวิจัยนี้ ทำการดัดแปลงจากวงจรเปรียบเทียบใน [7] ซึ่ง วงจรจะทำการตัดสินระดับสัญญาณที่ได้จากวงจรขยายขาเข้า และมีโครงสร้างดังรูปที่ 4-22 โดย ทรานซิสเตอร์ M<sub>1</sub> และ M<sub>2</sub> ทำงานในโหมดความต้านทาน (Triode Mode) ที่มีค่าทรานส์คอนดัก แตนซ์ (Transconductance) ตามสมการ (4-67) และ (4-68) ขณะทำการตัดสินสัญญาณ

$$G_{1} = \frac{1}{R_{1}} = \mu_{p} C_{ox} \left( \frac{W_{1}}{L_{1}} \right) \left[ V_{DD} - v_{pre-} + V_{THP} \right]$$
(4-67)

$$G_{2} = \frac{1}{R_{2}} = \mu_{p} C_{ox} \left(\frac{W_{2}}{L_{2}}\right) \left[V_{DD} - v_{pre+} + V_{THP}\right]$$
(4-68)

จากสมการทั้งสอง แสดงถึงกระแสของแต่ละกิ่งวงจรเปลี่ยนแปลงตามสัญญาณขาเข้า ของวงจร ส่งผลให้วงจรผกผัน (Inverter Circuit) ในแต่ล่ะกิ่งในรูปที่ 4-20 มีแรงดันขาออกไม่ เท่ากัน และเนื่องจากวงจรผกผันในแต่ล่ะกิ่งนั้นมีการต่อการป้อนกลับแบบบวกซึ่งกันและกัน แรงดันขาออกของวงจรด้านหนึ่งจะถูกผลักขึ้นไปยังแรงดันแหล่งจ่าย (V<sub>DD</sub>) ในทางตรงกันข้ามอีก ด้านหนึ่งจะถูกดึงลงสู่แรงดันดิน (0V) ส่งผลให้เกิดสัญญาณดิจิทัลในแต่ล่ะข้างขาออกวงจรตัดสิน ระดับสัญญาณ



รูปที่ 4-22 วงจรตัดสินระดับสัญญาณ (Decision Circuit)

จากรูปที่ 4-22 วงจรตัดสินระดับสัญญาณทำงานในช่วงสัญญาณนาฬิกาหลัก (ф<sub>clk</sub>) มี ค่าสูง (V<sub>dd</sub>) เนื่องจากมีสวิตช์ ของมอสเฟต M<sub>5</sub> – M<sub>8</sub> ทำงานเพียงแค่ช่วงเวลาดังกล่าว

ช่วงสัญญาณนาฬิกาหลักมีค่าต่ำ (0V) วงจรจะทำการตั้งค่าใหม่ (Reset) แรงดันขาออก ทั้งสองให้มีค่าเท่ากันโดยใช้มอสเฟต M<sub>11</sub> ทำให้แรงดันขาออกเชื่อมถึงกัน เพื่อให้วงจรป้อนกลับ แบบบวกทำงานได้อย่างรวดเร็ว

การออกแบบวงจรตัดสินสัญญาณกำหนดให้ขนาดทรานซิสเตอร์ของวงจรตัดสินระดับ สัญญาณมีค่าดังตารางที่ 4-5

Transistors	$M_{1} - M_{2}$	$M_3 - M_6$	$M_7 - M_{10}$	
W/L	5/1	10/1	5/1	

ตารางที่ 4-5 ขนาดของ<mark>ทรานซิสเต</mark>อร์ในวงจรตัดสินระดับสัญญาณ

ความผิดพลาดของวงจรตัดสินใจนั้นเกิดจากการความไม่เท่ากันของแรงดันผลร่วม (Common Mode Voltage) ซึ่งทำให้ค่าความต้านทานของทรานซิสเตอร์ M<sub>1</sub> และ M<sub>2</sub> มีค่า ผิดเพี้ยน เป็นผลให้เกิดการเปรียบเทียบผลต่างที่ไม่ถูกต้อง แต่ปัญหานี้ลดลงเมื่อใช้วงจรขยายขา เข้าในการทำงานให้ระดับแรงดันร่วมขาเข้าของวงจรตัดสินใจมีค่าใกล้เคียงกัน

#### 4.4. การออกแบบวงจรแลตช์พลวัต (Design of Dynamic Latch Circuit)

วงจรแลตช์พลวัตในงานวิจัยนี้มีโครงสร้างดังรูปที่ 4-23โดยให้มีการทำงานตาม สัญญาณการเปิด/ปิดวงจรแลตช์ (**ф<sub>latch</sub> ) ดังรูปที่ 4-24** 



รูปที่ 4-23 วงจรแลตช์พลวัต (Dynamic Latch)



รูปที่ 4-24 <mark>รูปแสดงสัญญาณการเปิด/ปิดว</mark>งจรแลตช์ (ф<sub>latch</sub>)

โดยขาเข้าของวงจรนี้ต่อกับวงจรตัดสินสัญญาณในวงจรเปรียบเทียบ และเพื่อให้สามารถ ขับวงจรผกผันที่ทำการป้อนกลับแบบบวกได้ ในงานวิจัยนี้จึงทำการลดขนาดทรานซิสเตอร์ของ วงจรผกผันที่ใช้ให้ต่ำกว่าวงจรตัดสินใจและกำหนดขนาดตัวส่งผ่าน (Transmission Gate) ดัง ตารางที่ 4-6

ตารางที่ 4-6 ขนาดของทรานซิสเตอร์ในวงจรผกผันในวงจรแลตช์พลวัต

Inverter	NMOS	PMOS	Trasmission Gate	NMOS	PMOS
W/L	3/1	6/1	W/L	2/1	4/1

เนื่องจากขนาด<mark>ข</mark>องวงจรผกผันมีขนาดเล็กกว่าวงจรตัดสินใจดังนั้นความเร็วในการ ทำงานย่อมมีค่าสูงกว่า สัญญาณที่ได้จากวงจรแลตช์พลวัตจะถูกนำไปใช้ในวงจรลอจิกควบคุม เพื่อควบคุมการเปิด/ปิดสวิตช์เพิ่มลดประจุต่อไป

## 4.5. การออกแบบวงจรลอจิกควบคุม (Design of Control Logic Circuit)

วงจรลอกจิกทำหน้าที่รับสัญญาณขาออกดิจิทัล (Digital Output) ของวงจรแปลงผัน ผ่านวงจรลอจิกแบบต่างๆเพื่อนำไปควบคุมสวิตช์การเพิ่มประจุ หรือ ลดประจุในวงจรสะสมประจุ โดยในงานวิจัยนี้ใช้วงจรเหล่านี้ในค่าอุดมคติในการจำลอง และมีโครงสร้างลักษณะการทำงาน ดังที่กล่าวไว้ในบทที่ 3

### 4.6. สรุปท้ายบท

ในบทนี้กล่าวถึงการออกแบบวงจรแปลงผันแอนะล็อกเป็นดิจิทัลโดยหาค่าคุณลักษณะที่ ต้องการของวงจร และพารามิเตอร์ของทรานซิสเตอร์ที่ใช้ในการออกแบบ โดยลำดับไปด้วยการ ออกแบบสวิตช์วงจรแบ่งครึ่งประจุ การออกแบบสวิตช์วงจรสะสมประจุ วงจรที่ใช้ในการสะสม ประจุ วงจรเปรียบเทียบ และวงจรแลตช์พลวัต โดยพิจารณาความเร็วและความผิดพลาดในการ ทำงานเป็นหลักในการออกแบบ เพื่อให้วงจรสามารถทำงานได้ตามคุณลักษณะที่กำหนดเพื่อนำไป วิเคราะห์หาค่าพลังงานและ การจำลองสภาวะชั่วครู่ของระบบในบทถัดไป



# ศูนยวิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

# พลังงาน ผลการจำลองสภาวะชั่วครู่ของทั้งระบบ ความไม่เป็นเชิงเส้นผลต่าง

และความไม่เป็นเชิงเส้นผลรวมของวงจร (Power Consumption Overall

Transient Simulation Differential Nonlinearity and Integral Nonlinearity of

Proposed ADC)

## 5.1. พลังงานในวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (Power Consumption of ADC)

พลังงานเป็นปัจจัยสำคัญในการออกแบบวงจรรวม โดยในหัวข้อนี้จะ คำนวณการใช้ พลังงานของวงจรทั้งหมดของวงจรแปลงผันในหนึ่งวัฏจักรการแปลงผัน

ในหนึ่งวัฏจักรการแปลงผัน มีการชักตัวอย่างแรงดันอ้างอิงเพียงครั้งเดียว และสามารถ คำนวณจากสมการพลังงานในการอัดประจุแก่ตัวเก็บประจุ โดยในงานวิจัยนี้มีค่าความจุเท่ากับ 1 pF ดังนั้นพลังงานที่ใช้คือ

$$E_{sampling} = 2 \times \frac{1}{2} C \left( V_{ref+} - V_{cm} \right)^2 = 0.25 \ pJ \tag{5-1}$$

การแบ่งครึ่งประจุในงานวิจัยนี้เกิดจากการแบ่งประจุในตัวเก็บประจุสองตัวที่มีค่าความ จุเท่ากัน โดยไม่ได้ทำการอัดประจุใหม่แก่ตัวเก็บประจุแต่อย่างใด ดังนั้นจึงไม่มีการใช้พลังงานใน การแบ่งครึ่งประจุ

การสะสมประจุเกิดจากการทำงานของวงจรออปแอมป์ โดยในงานวิจัยนี้ วงจรออป แอมป์ใช้กำลังงานที่จุดทำงานโดยสรุปในตารางที่ 5-1

ตารางที่ 5-1 กระแสและกำลังงานในวงจรออปแอมป์ทั้งหมด

2 98 2	Bias Circuit	Telescopic	Class A (CS)	CMFB	Total
Total Current	25 uA	10 uA	40 uA	10 uA	85 uA
Power @	82.5 uW	33 u\N/	132 μ\۸/	33	280 5 uW
V <sub>dd</sub> =3.3V	02.5 UVV	55 u v	152 000	00	200.5 477

เนื่องจากวงจรแปลงผันใช้สัญญาณ 10 คาบในหนึ่งวัฏจักรการแปลงผัน ซึ่งคาบแรกใช้ ในการชักตัวอย่าง คาบถัดมาคือช่วงหาบิตสัญญลักษณ์ (Signed Bit) ของวงจรที่แสดงว่าผลต่าง สัญญาณขาเข้าเป็นบวกหรือลบ และ 8 คาบที่เหลือคือบิตสัญญาณขาออกที่แปลงผันได้ ดังนั้น จากตารางที่ 5-1 วงจรออปแอมป์ใช้พลังงานในหนึ่งวัฏจักรคือ

$$E_{op-amp} = P_{opamp} T_{1-cycle} = (280.5 \ \mu W) (10 \times 800 ns) = 2.244 \ nJ \tag{5-2}$$

วงจรเปรียบเทียบประกอบด้วยวงจรขยายขาเข้าและวงจรตัดสินระดับสัญญาณ โดย วงจรขยายขาเข้ามีกำลังงานที่จุดทำงาน คือ

$$P_{pre-amp} = 20 \ \mu A \times 3.3V = 66 \ \mu W \tag{5-3}$$

ดังนั้นพลังงานทั้งหมดในการท<mark>ำงานของว</mark>งจรขยายขาเข้าในหนึ่งวัฏจักรคือ

$$E_{pre-amp} = (66 \ \mu W) (10 \times 800 \text{ ns}) = 0.528 \ \text{nJ}$$
(5-3)

วงจรตัดสินระดับสัญญาณใช้วงจรผกผัน (Inverter Circuit) ในการทำงาน ดังนั้นพลังงาน ในการขับเคลื่อนของวงจรตัดสินสัญญาณคือการอัดประจุแก่ตัวเก็บประจุขาออกให้มีค่าแรงดัน จาก 0 โวลต์ เป็นแรงดัน V<sub>DD</sub> ที่ด้านขาออกข้างหนึ่งของวงจรเสมอ โดยคำนวณในกรณีการใช้ พลังงานมากที่สุดในการอัดประจุในหนึ่งวัฏจักร ดังนั้นพลังงานที่ใช้ในของวงจรตัดสินสัญญาณคือ

$$E_{decision} = 10 \times C_L V_{DD}^2 = 10 \times (22.437 \text{ fF}) (3.3^2) \approx 2.44 \text{ pJ}$$
(5-4)

โดย C<sub>L</sub> คือ โหลดตัวเก็บประจุของวงจรตัดสินร<mark>ะ</mark>ดับสัญญาณหรือ ตัวเก็บประจุขาเข้า ของวงจรแลตช์พลวัต

วงจรแลตช์พลวัตมีการทำงานของวงจรผกผันสองตัวที่ต่อป้อนกลับแบบวกซึ่งกันและกัน และพลังงานเกิดขึ้นเมื่อทำการจำค่าสัญญาณใหม่ โดยการขับวงจรผกผันอีกตัวเพื่อใช้ในการจำ ระดับสัญญาณ ดังนั้นสามารถคำนวณพลังงานที่ใช้ในการจำระดับสัญญาณใหม่คือ

$$E_{Latch} = 10 \times C_L V_{DD}^2 = 10 \times (22.437 \text{ fF})(3.3^2) \approx 2.44 \text{ pJ}$$
(5-5)

จากสมการ (5-1), (5-2), (5-4) และ (5-5) สามารถสรุปพลังงานที่ใช้ในหนึ่งวัฏจักรของ วงจรแปลงผัน ดังตารางที่ 5-2

	Sampling	Op-amp	Preamplifier	Decision	Dynamic	Tatal
	Circuit	Circuit	Circuit	Circuit	Latch	TOLAI
Energy	0.5n.l	2 244n l	0 528n l	2.44n l	2.44n l	2 77713n l
Consumption	0.000	2.244110	0.02010	Ζ.44ΡΟ	2.4400	2.111 1010

ตารางที่ 5-2 พลังงานที่ใช้ในวงจรแปลงผันแอนะล็อกเป็นดิจิทัลหนึ่งวัฏจักร

จากตารางที่ 5-2ดังนั้นในหนึ่งวัฏจักรการแปลงผัน วงจรใช้กำลังงานทั้งหมดคือ

$$P_{total} = \frac{E_{total}}{10T_{clk}} \approx 347.14 \,\mu W \tag{5-6}$$

โดยพลังงานที่ใช้ส่วนใหญ่ในวงจรมาจากการวงจรออปแอมป์หลักในการสะสมประจุ และสร้างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นวงจรแอนะล็อก และมาจากวงจรขยายขาเข้าที่มี การใช้พลังงานเป็นอันดับสอง เมื่อเทียบกับวงจรที่เหลือวงจรทั้งสองนี้กินพลังงานมากกว่าวงจร ส่วนอื่นอย่างเห็นได้ชัด

### 5.2. ผลการจำลองสภาวะชั่วครู่ของทั้งระบบ (Overall Transient Simulations)

ในหัวข้อนี้จะแสดงผลการจำลองสภาวะชั่วครู่ของวงจรแปลงผันแอนะล็อกเป็นดิจิทัลใน ที่มีโครงสร้างตามการออกแบบวงจรในบทที่ 4 โดยเปลี่ยนระดับแรงดันขาเข้า (V<sub>in</sub>) ให้มีค่าผลต่าง แรงดันเท่ากับ 200, 400, 600, 800 มิลิโวลต์ตามลำดับ และแสดงการทำงานสามวัฏจักร ต่อเนื่องกันของวงจร โดยในอันดับแรกจะแสดงผลของสัญญาณ ที่จุดต่างๆของวงจร เมื่อแรงดันขา เข้ามีค่า 200 มิลิโวลต์ในหนึ่งวัฏจักรดังต่อไปนี้



รูปที่ 5-1 รูปบน: กราฟผลต่างแรงดันบนคู่ตัวเก็บประจุ C<sub>11</sub> –C<sub>12</sub> (V<sub>1</sub>) และ C<sub>21</sub>-C<sub>22</sub> (V<sub>2</sub>) รูปล่าง: กราฟสัญญาณนาฬิกาที่ 1(\phi<sub>1</sub>) และสัญญาณการชักตัวอย่าง(\phi<sub>s</sub>) จากรูปที่ 5-1 แสดงผลตอบสนองสภาวะชั่วครู่ของวงจรหนึ่งวัฏจักร ซึ่งใช้สัญญาณ นาฬิกาหลัก 10 คาบ หรือเท่ากับ 8 ไมโครวินาที ก่อนจะทำการชักตัวอย่างใหม่

การทำงานของวงจรเริ่มต้นเมื่อสัญญาณนาฬิกาการชักตัวอย่าง (**þ**<sub>s</sub>) มีค่าสูง แรงดัน อ้างอิงจะถูกชักตัวอย่างเข้ามาเก็บไว้ในตัวเก็บประจุ C<sub>11</sub>และ C<sub>12</sub> ทำให้ผลต่างแรงดันของตัวเก็บ ประจุทั้งสองมี่ค่าเท่ากับ 1 โวลต์ เมื่อสัญญาณนาฬิกาที่ 1 (**þ**<sub>1</sub>) มีค่าสูง ประจุถูกแบ่งครึ่งในคู่ตัว เก็บประจุ และจากกราฟ รูปที่ 5-1 รูปบน แรงดันมีค่าลดลงในลักษณะเอ็กโพเน็นเซียล เนื่องจาก ความไม่เป็นอุดมคติของทรานซิสเตอร์ในการทำงานเป็นสวิตช์ที่มีความต้านทานช่องนำกระแสอยู่ ผลการจำลองสภาวะชั่วครู่ของผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก

(V<sub>D/A</sub>) แสดงไว้ดังรูปที่ 5-2 เมื่อวงจรมีแรงดันขาเข้า (V<sub>in</sub>) เท่ากับ 200 มิลิโวลต์ แรงดัน V<sub>D/A</sub> จะ เปลี่ยนแปลงลู่เข้าตามสัญญาณขาเข้าในการเปรียบเทียบแต่ล่ะครั้งเนื่องจากควบคุมการเพิ่ม/ลด ประจุตามการทำงานของวงจรดังที่กล่าวไว้ในบทที่3

จุดมุมแหลมใน รูปที่ 5-2 มีผลมากจากวงจรออปแอมป์มีจุดศูนย์ (Zero) ในระบบการ ทำงาน ดังนั้นขณะเริ่มทำการสะสมประจุ วงจรจึงไม่สามารถทำงานในการสะสมประจุได้ถูกต้อง ส่งผลให้แรงดัน V<sub>D/A</sub>เปลี่ยนแปลงตามประจุที่ฉีดเข้าตัวเก็บประจุป้อนกลับ C<sub>31</sub>-C<sub>32</sub> ชั่วขณะหนึ่ง ก่อนที่วงจรออปแอมป์จะกลับมาทำงานได้อีกครั้ง



รูปที่ 5-2 ผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>DA</sub>) และผลต่างแรงดัน สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V<sub>in</sub>) มีค่า 200 มิลิโวลต์

จากรูปที่ 5-3 แรงดันขาออกด้านบวกของวงจรเปรียบเทียบ (V<sub>comp+</sub>) ทำงานตาม สัญญาณนาฬิกาหลัก (φ<sub>clk</sub>) ซึ่งตรงกับสัญญาณนาฬิกาที่1 (φ<sub>1</sub>) โดยแรงดัน V<sub>comp+</sub> มีค่าไม่คงที่ และค่าลดลงขณะทำงานเกิดเป็นยอดแหลมตามรูป เนื่องจากในขณะนั้นมีการต่อขาแรงดันเข้ากับ ้วงจรผกผันในวงจรแลตซ์พลวัตผ่านตัวส่งผ่าน (Transmission Gate) ซึ่งมีการสะท้อนกลับแรงดัน เนื่องจากการเปลี่ยนแปลงแรงดันขาออกวงจรผกผันเดิมจาก 0 โวลต์ เป็นแรงดัน V<sub>DD</sub>



รูปที่ 5-3 แรงดันขาออกด้านบวกวงจรเปรียบเทียบ (V<sub>comp+</sub>) เมื่อแรงดันขาเข้าเท่ากับ 200มิลิโวลต์



รูปที่ 5-4 สัญญาณดิจิทัลขาออก (D<sub>out</sub>) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า เท่ากับ 200มิลิโวลต์

จากรูปที่ 5-4 สัญญาณดิจิทัลขาออกจากวงจรแลตช์พลวัตสามารถอ่านค่าได้โดยเทียบ กับสัญญาณนาฬิกาที่ 2 ( \$\phi\_2\$ ) ดังนั้นจากรูปที่ 5-4 สัญญาณดิจิทัลขาออก 9 บิตจึงมีค่าเท่ากับ 100110011 เนื่องจากบิตแรกมีค่าเป็น 1 บ่งบอกว่าสัญญาณขาเข้าเป็นบวก ดังนั้นเมื่อทำการ แปลงค่าเลขฐานสองกลับไปเป็นสัญญาณแอนะล็อกได้คือ

Analog Voltage = 
$$(00110011_2 = 51_{10}) \times 3.90625 mV = 0.19921875 V$$
 (5-7)

ยอดแหลมของกราฟแรงดันในรูปที่ 5-4 เกิดจากวงจรการเปิดตัวส่งผ่าน T<sub>2</sub> ในรูปที่ 4-23 เพื่อให้วงจรแลตช์ทำการจดจำสัญญาณดิจิทัลขาออกไว้จนกว่าจะถึงการตัดสินระดับสัญญาณใน บิตถัดไป



รูปที่ 5-5 ผลต่างแรงด้นขาออกวง<mark>จรแปลงผันดิจิทัลเป็น</mark>แอนะล็อก (V<sub>DA</sub>) และผลต่างแรงด้น สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V<sub>in</sub>) มีค่า 400 มิลิโวลต์



รูปที่ 5-6 สัญญาณดิจิทัลขาออก (D<sub>ou</sub>) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า เท่ากับ 400มิลิโวลต์

ผลการจำลองสภาวะชั่วครู่ของแรงดัน V₁ และ V₂ เมื่อแรงดันขาเข้าเท่ากับ 400 มิลิโวลต์ ให้ผลเหมือนกันเมื่อแรงดันขาเข้าเท่ากับ 200มิลิโวลต์จึงไม่นำมาแสดงอีกต่อไป

ผลการจำลองสภาวะชั่วครู่ของแรงดัน V<sub>D/A</sub> เมื่อแรงดันขาเข้ามีค่าเท่ากับ 400 มิลิโวลต์มี แสดงดังรูปที่ 5-5 และ สัญญาณดิจิทัลขาออกมีแสดงดังรูปที่ 5-6 โดยมีค่า 9 บิต ดิจิทัลเท่ากับ 101100110

Analog Voltage =  $(01100110_2 = 102_{10}) \times 3.90625 mV = 0.3984375 V$  (5-8)



รูปที่ 5-7 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>DA</sub>) และผลต่างแรงดัน สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V<sub>in</sub>) มีค่า 600 มิลิโวลต์

ผลการจำลองสภาวะชั่วครู่ของแรงดัน V<sub>DA</sub> เมื่อแรงดันขาเข้ามีค่าเท่ากับ 600 มิลิโวลต์มี แสดงดังรูปที่ 5-7 และ สัญญาณดิจิทัลขาออกมีแสดงดังรูปที่ 5-8 โดยมีค่า 9 บิต ดิจิทัลเท่ากับ 110011001

Analog Voltage = (10011001<sub>2</sub> = 153<sub>10</sub>) × 3.90625mV = 0.59765625V (5-9) ดังเช่นผลการจำลองที่แรงดันขาเข้า 200 และ 400 มิลิโวลต์ ผลการจำลองมีความไม่เป็น อุดมคติเช่นเดียวกันในการทำงาน



รูปที่ 5-8 สัญญาณดิจิทัลขาออก (D<sub>ou</sub>) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า เท่ากับ 600 มิลิโวลต์



รูปที่ 5-9 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>D/A</sub>) และผลต่างแรงดัน สัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V<sub>in</sub>) มีค่า 800 มิลิโวลต์



รูปที่ 5-10 สัญญาณดิจิทัลขาออก (D<sub>ou</sub>) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้า เท่ากับ 800 มิลิโวลต์

ผลการจำลองสภาวะชั่วครู่ของแรงดัน V<sub>D/A</sub> เมื่อแรงดันขาเข้ามีค่าเท่ากับ 800 มิลิโวลต์มี แสดงดังรูปที่ 5-9 และ สัญญาณดิจิทัลขาออกมีแสดงดังรูปที่ 5-10 โดยมีค่า 9 บิต ดิจิทัลเท่ากับ 111001100



Analog Voltage =  $(11001100_2 = 204_{10}) \times 3.90625 mV = 0.796875V$  (5-10)

รูปที่ 5-11 รูปบน: กราฟผลต่างแรงดัน V<sub>1</sub> และ V<sub>2</sub> 3 วัฏจักรการแปลงผัน, รูปล่าง: กราฟ สัญญาณนาฬิกาที่ 1(**φ**<sub>1</sub>) และสัญญาณการชักตัวอย่าง(**φ**<sub>s</sub>)3 วัฏจักรการแปลงผัน



รูปที่ 5-12 กราฟผลต่างแรงดันขาออกวงจรแปลงผันดิจิทัลเป็นแอนะล็อก (V<sub>DA</sub>) และผลต่าง แรงดันสัญญาณขาเข้าของวงจรแปลงผันแอนะล็อกเป็นดิจิทัล (V<sub>in</sub>) ที่มีค่าเปลี่ยนแปลง



รูปที่ 5-13 สัญญาณดิจิทัลขาออก (D<sub>out</sub>) ซ้อนกับสัญญาณนาฬิกาที่2 (clk2) เมื่อแรงดันขาเข้ามี ค่าเปลี่ยนไป 3 วัฏจักร
ผลการจำลองสภาวะชั่วครู่ของวงจรแปลงผันทำงาน 3 วัฏจักรได้ถูกแสดงในรูปที่ 5-11 ถึงรูปที่ 5-13 โดยแรงดันขาเข้ามีค่าเปลี่ยนแปลงทุกวัฏจักรดังนี้คือ 900 มิลโวลต์, 450 มิลิโวลต์ และ 225 มิลิโวลต์ และได้ผลการจำลองแรงดัน V<sub>D/A</sub> ดังแสดงในรูปที่ 5-12 แรงดัน V<sub>D/A</sub> จะลู่เข้า แรงดัน V<sub>n</sub>ของวงจรแปลงผันในทุกวัฏจักร สัญญาณดิจิทัลขาออกมีผลแสดงดังรูปที่ 5-13สามารถ อ่านค่าสัญญาณ 8 บิตได้ดังนี้

1<sup>st</sup> Cycle: Analog Voltage =  $(11100110_2 = 230_{10}) \times 3.90625 mV = 0.8984375V$  (5-11)

$$2^{nd}$$
 Cycle: Analog Voltage =  $(01110011_2 = 115_{10}) \times 3.90625 mV = 0.44921875V$  (5-12)

 $3^{rd}$  Cycle: Analog Voltage =  $(00111001_2 = 57_{10}) \times 3.90625 mV = 0.22265625V$  (5-13) จากการจำลองแสดงให้เห็นถึงการแปลงผันที่ใกล้เคียงกับแรงดันขาข้าวของวงจร และ

วงจรสามารถทำงานได้ปกติในสามวัฏจักร

## 5.3. ผลความไม่เชิงเส้นผลต่างและความไม่เชิงเส้นผลรวมของวงจรแปลงผัน 8 บิต (Differentail Nonlinearity and Integral Nonlinearity of 8 bits Proposed ADC)

จากการจำลองสภาวะชั่วครู่ของวงจรแปลงผันเมื่อกวาดแรงดันขาเข้าจาก 0 โวลต์ ถึง 1 โวลต์ ทีละ 0.1 บิตความสำคัญน้อยที่สุด (0.1 LSB) ทำให้สามารถหากราฟการถ่ายโอน (Transfer Curve) ของการแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล 8 บิต ได้ดังรูปที่ 5-14



รูปที่ 5-14 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิต









รูปที่ 5-16 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิตในช่วงบิต 60 ถึงบิต 120







รูปที่ 5-18 กราฟการถ่ายโอนของวงจรแปลงผัน 8 บิตในช่วงบิต 180 ถึงบิต 255

จาก รูปที่ 5-15 ถึง รูปที่ 5-18 เกิดการตัดสินบิตผิดพลาดในบางขั้นของกราฟการถ่าย โอน นำมาวาดกราฟความไม่เป็นเชิงเส้นผลต่างและความไม่เป็นเชิงเส้นผลรวม มีค่าดังรูปที่ 5-19 ความไม่เป็นเชิงเส้นผลต่างและผลรวมมีค่าไม่เกิน ±0.5LSB เพื่อรับประกันว่าวงจรจะไม่มีการ หายของโค้ด (Missing Code) และให้ความละเอียดการแปลงผัน 8 บิตได้จริง



รูปที่ 5-19 ความไม่เป็นเชิงเส้นผลต่างและความไม่เป็นเชิงเส้นผลรวม

#### 5.4. สรุปท้ายบท

ใบบทนี้กล่าวถึงพลังงานที่ใช้ของวงจรแปลงผันสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก โดยพลังงานของวงจรแปลงผันในงานวิจัยนี้ขึ้นอยู่กับวงจรออปแอมป์ ในการสะสมประจุ ดังนั้น การลดพลังงานของวงจรออปแอมป์ทำให้วงจรกินกำลังงานที่ต่ำ

อีกทั้งในบทนี้ได้แสดงผลการจำลองสภาวะชั่วครู่ของวงจรแปลงผันสัญญาณแอนะล็อก เป็นสัญญาณดิจิทัลต้นแบบที่ใช้หลักการแบ่งครึ่งประจุและสะสมประจุซึ่งแสดงค่าความไม่เป็น อุดมคติในการทำงานของสวิตช์ วงจรออปแอมป์สะสมประจุ วงจรเปรียบเทียบ และวงจรแลตช์ พลวัต โดยเปลี่ยนแรงดันขาเข้าค่าต่างๆในการทำงานและให้สัญญาณขาออกตาม 8 บิตรวมถึงผล การหาความไม่เป็นเชิงเส้นผลต่างและผลรวมของวงจรจากการกวาดแรงดันขาเข้าผลต่างเพื่อ แสดงให้เห็นถึงการทำงานของวงจรสามารถให้ความละเอียด 8 บิตจริง

## บทที่ 6

# ข้อสรุปและข้อเสนอแนะ

### 6.1. ข้อสรุป

งานวิจัยนี้ได้ออกแบบวงจรแปลงผันสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลแบบการ ประมาณแบบสืบเนื่องโดยใช้เทคนิคการแบ่งครึ่งประจุและการสะสมประจุ โดยใช้โครงสร้างสวิตช์ และตัวเก็บประจุ รวมถึงวงจรออปแอมป์ ที่อัตราขยายไฟตรงสูงในการทำเทคนิคทั้งสอง การ เปรียบเทียบของสัญญาณใช้วงจรเปรียบเทียบที่ประกอบด้วยวงจรออปแอมป์ขาเข้าและวงจร ตัดสินระดับสัญญาณ ส่งออกไปยังวงจรแลตซ์พลวัตเพื่อจดจำและปรับระดับสัญญาญดิจิทัลขา ออก ป้อนกลับไปยังวงจรออกจิกควบคุมเพื่อควบคุมการเพิ่มหรือลดประจุในวงจรสะสมประจุ การ หาขนาดทรานซิสเตอร์ของวงจรรวมเน้นความเร็วและความผิดพลาดในวงจรเป็นหลักในการ ออกแบบ โดยใช้เทคโนโลยีมอสเฟต 0.5 um ในการออกแบบสวิตช์ และใช้ตัวเก็บประจุ 1 pF จำนวน 6 ตัวในการสร้างแรงดันเปรียบเทียบใหม่ ต่อเข้ากับวงจรออปแอมป์สองระยะที่ใช้ในการ สะสมประจุ ในวงจรเปรียบเทียบใช้วงจรขยายขาเข้าซึ่งมีโครงสร้างเป็นวงจรออปแอมป์หนึ่งระยะที่ ความเร็วสูงกว่าความเร็วของระบบ และตัดสินระดับสัญญาณผ่านวงจรตัดสินสัญญาณที่ใช้การ ต่อวงจรผกผันป้อนกลับแบบบวกเพื่อสร้างสัญญาณดิจิทัลขาออก วงจรสามารถให้ความละเอียด 8 บิต เมื่อใช้ความเร็วสัญญาณนาฬิกา 1.25 MHz ทำให้มีอัตราการชักตัวอย่าง 0.15625 Msample/s โดยวงจรแปลงผันแอนะล็อกเป็นดิจิทัลกินพลังงาน 347.14 uWatt โดยประมาณใน หนึ่งวัฏจักรที่ใช้แรงดันแหล่งจ่าย 3.3 โวลต์

#### 6.2. ข้อเสนอแนะ

 ปัญหาในการแกว่งของสัญญาณจำเป็นต้องให้สัญญาณแกว่งรอบแรงดันผลร่วมและ สัญญาณขาเข้าของวงจรจำเป็นต้องการระดับแรงดันผลต่างสมบูรณ์ที่มีระดับเดียวกับ วงจรแปลงผันเพื่อให้สามารถเปรียบเทียบได้ถูกต้องจึงจำเป็นต้องออกแบบวงจร เปลี่ยนระดับแรงดันผลร่วมของแรงดันขาเข้าในวงจรเพิ่มเติม

### รายการอ้างอิง

- Johns, D. and Martin, K. <u>Analog Integrated Circuit Design</u>. John Wiley & Sons, USA, 1997
- [2] Kugelstadt, T. <u>The operation of SAR ADC based on Charge Redistribution</u>.
  [Online] Available from: http://focus.ti.com.cn/cn/lit/an/sly176/slyt176.pdf
  [2009, March]
- [3] Jacob Baker, R. <u>CMOS Circuit Design, Layout and Simulation</u>, John Wiley & Sons, USA, 2008
- [4] Razavi, B. <u>Design of Analog CMOS Integrated Circuits</u>. McGrawHill: New York, USA, 2001
- [5] Gray, P. R., Hurst, P. J., Lewis S. L., and Meyer, R. G. <u>Analysis and Design of</u> <u>Analog Integrated Circuits</u>. John Wiley & Sons, International, 2010
- [6] Patheera Uthaichana, Ekachai Leelarasmee. <u>Low Power CMOS Dynamic Latch</u> <u>Comparators</u>. TENCON Conference, Vol.2, P. 605, 2003
- Samid, L., Volz, P., Manoli, Y., <u>A dynamic analysis of latched CMOS</u>
  <u>Comparator</u>. ISCAS Proceeding of the 2004 International Symposium, Vol.1, P. I, 2004
- [8] MOSIS INC. <u>MOSFET SCN 0.5um</u>. [Online] Available from: http://www.mosis.com/cgibin/cgiwrap/umosis/swp/params /ami-c5 /ami-c5/t6bj-params.txt [2009, March]

# จุฬาลงกรณ่มหาวิทยาลัย

# ประวัติผู้เขียนวิทยานิพนธ์

นายวาริทซ์ ลิ่มวิบูลย์ เกิดวันที่ ๓ กรกฎาคม พุทธศักราช ๒๕๓๑ ที่จังหวัด กรุงเทพมหานคร สำเร็จการศึกษาปริญญาวิศวกรรมศาสตรบัณฑิตเกียรตินิยมอันดับสอง สาขาวิชาวิศวกรรมไฟฟ้า จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา ๒๕๕๑ และสมัครเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาภาควิชา วิศวกรรมไฟฟ้า แขนงวิศวกรรมไฟฟ้าอิเล็กท รอนิกส์เชิงเลข ที่คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์ มหาวิทยาลัย ในปีการศึกษา ๒๕๕๒ และได้รับการตีพิมพ์บทความชื่อ A successive Approximation ADC based on Charge Sharing and Charge Accumulation techniques ใน วารสารชื่อ ICoSoc ๒๐๑๐ Proceeding ฉบับที่ ๑ ปีพุทธศักราช ๒๕๕๓ หน้า ๑-๔



ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย