

บทที่ 4

การวาดลายวงจรรวม (Layout) และแผ่นทดสอบวงจรรวม

เนื้อหาในบทนี้กล่าวถึงขั้นตอนหลังจากการออกแบบและจำลองการทำงาน คือการวาดลายวงจรรวม เพื่อให้วงจรที่ออกแบบกลายเป็นวงจรต้นแบบที่สามารถส่งให้โรงงานเจือสารนำไปผลิตได้ และการออกแบบแผ่นทดสอบเพื่อนำวงจรต้นแบบที่ได้มาทดสอบเพื่อวัดผลการทดลองเป็นการยืนยันถึงความถูกต้องในการออกแบบ

4.1 การวาดลายวงจรรวม

เมื่อได้วงจรที่ทำงานได้ตามต้องการซึ่งยืนยันได้ด้วยการจำลองการทำงานแล้ว ขั้นตอนต่อไปในการออกแบบคือการนำวงจรมาเขียนลายวงจรรวม เพื่อส่งให้โรงงานเจือสารทำการผลิตวงจรต้นแบบ (Prototype circuit) ต่อไป การวาดลายวงจรรวมจะทำบนโปรแกรมสำหรับวาดลายวงจรรวมโดยเฉพาะ ได้แก่ โปรแกรมแอลเอ็ดิต (L-edit) และเวอร์ทิวโซ (Virtuoso) ข้อมูลสำหรับการวาดลายวงจรรวมนั้นต้องสอดคล้องกับข้อมูลที่ใช้ในการจำลองการทำงาน

ระหว่างการวาดจะต้องตรวจสอบว่าสิ่งที่วาดลงไปนั้นไม่ขัดกับข้อกำหนดของโรงงานด้วยการทำดีอาร์ซี (DRC หรือ Design Rule Check) โดยใช้ฟังก์ชันดีอาร์ซีในโปรแกรมแอลเอ็ดิต หรือใช้โปรแกรมดีวา (DIVA) สำหรับลายวงจรรวมจากโปรแกรมเวอร์ทิวโซ

หลังการวาดลายวงจรรวมเสร็จสิ้นจะต้องตรวจสอบความถูกต้องของลายวงจรที่วาดด้วยการสกัด (Extract) ข้อมูลจากลายวงจรรวมกลับมาเป็นเน็ตลิสต์เพื่อตรวจทานกับเน็ตลิสต์ที่ใช้จำลองการทำงานว่าตรงกัน เรียกว่ากระบวนการแอลวีเอส (LVS หรือ Layout Versus Schematic) ในกรณีที่วงจรมีความซับซ้อนและมีทรานซิสเตอร์จำนวนมาก จำเป็นต้องอาศัยโปรแกรมตรวจสอบเข้ามาช่วย ในงานวิจัยนี้ใช้โปรแกรมที่ชื่อว่าแอลวีเอสในการตรวจสอบเน็ตลิสต์เมื่อตรงกันแล้วจึงสามารถส่งลายวงจรรวมไปผลิตได้

รายละเอียดในการวาดลายวงจรรวมสามารถแบ่งออกเป็นห้าส่วน เช่นเดียวกับการออกแบบวงจร ได้แก่ วงจรไบแอสแบบแบนด์แกป วงจรส่วนหน้า ตัวแปลงแอนะล็อกเป็นดิจิทัล วงจรปรับเทียบ และวงจรส่วนดิจิทัล การวาดลายวงจรรวม 4 ส่วนแรกจะเป็นการวาดด้วยมือทั้ง


หมด ส่วนวงจรส่วนดิจิทัลจะใช้กระบวนการสร้างลายวงจรรวมอัตโนมัติที่เรียกว่าเอสพีอาร์ (SPR หรือ Standard-cell Place and Route)

4.1.1 วงจรไบแอสแบบแบนด์แกป


วงจรไบแอสในรูปที่ 3-9 มีลายวงจรเป็นดังรูปที่ 4-1 วงจรในรูปประกอบด้วยวงจรไบแอสหลักซึ่งประกอบด้วยวงจรไบแอสตัวเองแบบคาสโคด และวงจรสตาร์ตอัป วงจรสร้างแรงดันอ้างอิงซึ่งประกอบด้วยตัวต้านทานและสวิตช์เอ็นมอส และวงจรไบแอสกระแสซึ่งเป็นทรานซิสเตอร์เอ็นมอส หลักการวางตำแหน่งของอุปกรณ์แอนะล็อกในงานวิจัยนี้จะยึดเทคนิคที่ใช้กันทั่วไป [48] เช่น เทคนิคเซนทรอยด์ร่วม (Common-centroid) และการใช้อุปกรณ์หุ่น (Dummy device) เพื่อให้อุปกรณ์มีความเข้าคู่ดีเป็นหลัก นอกจากนี้ยังต้องคำนึงถึงข้อแนะนำจากโรงงานเจือสารคือไม่ควรวางชั้นโลหะ (Metal layer) พาดผ่านอุปกรณ์ที่ต้องการให้มีความเข้าคู่ดี สำหรับตัวต้านทานและตัวเก็บประจุควรแบ่งเป็นหน่วยย่อย โดยให้อุปกรณ์ที่คู่กันสามารถสร้างจากหน่วยย่อยหน่วยเดียวกันได้ ดังเช่นตัวต้านทานในวงจรไบแอสแบบแบนด์แกปซึ่งต้องการให้เข้าคู่กันจะจัดวางเป็นกลุ่มของตัวต้านทานหนึ่งหน่วยดังรูปที่ 4-2 และทรานซิสเตอร์ไบโพลาร์แนวตั้งดังรูปที่ 4-3

4.1.2 วงจรส่วนหน้า


รูปที่ 4-4 แสดงลายวงจรรวมของวงจรส่วนหน้าซึ่งมีผังวงจรแสดงในรูปที่ 3-17 เฉพาะส่วนที่เป็นทรานซิสเตอร์ (ไม่รวมออปแอมป์ออฟเซตต่ำ) ทรานซิสเตอร์ที่ทำหน้าที่เป็นแหล่งจ่ายกระแสจำเป็นต้องมีความเข้าคู่กันดีเพื่อให้กระแสออฟเซตแบบสุ่มของวงจรส่วนหน้ามีค่าน้อย ดังนั้นจึงต้องวาดลายวงจรรวมในลักษณะเซนทรอยด์ร่วม ส่วนทรานซิสเตอร์เอ็นมอสซึ่งเป็นวงจรถยายคอมมอนเกต ทำหน้าที่บัฟเฟอร์กระแส (MN2A-C) นั้นไม่จำเป็นต้องเข้าคู่กันจึงวาดลายวงจรธรรมดาได้ ส่วนลายวงจรรวมของออปแอมป์สองชั้นตอนแสดงในรูปที่ 4-5 ทรานซิสเตอร์ที่ใช้



รูปที่ 4-1 ลายวงจรรวมของวงจรไบแอสแบบแบนด์แกป (พื้นที่ $1190 \times 444 \mu\text{m}^2$)




รูปที่ 4-2 แผนผังเชื่อมต่อตัวต้านทานหนึ่งหน่วยเพื่อใช้ในวงจรไบแอส (พื้นที่ $162 \times 314 \mu\text{m}^2$)



รูปที่ 4-3 ลายวงจรรวมของทรานซิสเตอร์ไบโพลาร์และการเชื่อมต่อ (พื้นที่ $78 \times 174 \mu\text{m}^2$)

ในวงจรขยายขั้นตอนแรกจะวางให้เข้าคู่กันเพื่อลดผลของออฟเซตแบบสุ่ม ขณะที่ทรานซิสเตอร์ในขั้นตอนที่สองไม่จำเป็นต้องเข้าคู่กับทรานซิสเตอร์ในขั้นตอนที่หนึ่งนัก จึงวาดลายวงจรแยกออกจากกันได้



รูปที่ 4-4 ลายวงจรรวมของวงจรส่วนหน้า (ไม่รวมออปแอมป์) (พื้นที่ $451 \times 354 \mu\text{m}^2$)



รูปที่ 4-5 ลายวงจรรวมของออปแอมป์ออฟเซตต่ำ (พื้นที่ $218 \times 323 \mu\text{m}^2$)

4.1.3 ตัวแปลงแอนะล็อกเป็นดิจิทัล


ตัวแปลงแอนะล็อกเป็นดิจิทัลประกอบด้วยออปแอมป์สองขั้นตอน และภาคขับโพลในรูปที่ 3-22 และตัวเปรียบเทียบในรูปที่ 3-23 มีลายวงจรรวมเป็นดังรูปที่ 4-6 ข้อควรระวังอยู่ที่การลากสายสัญญาณนาฬิกาไปยังตัวเปรียบเทียบ สายสัญญาณดังกล่าวไม่ควรจะผ่านวงจรในส่วนแอนะล็อกหรืออยู่ใกล้กับสายสัญญาณที่มีความถี่ต่ำ และการวางตัวเปรียบเทียบไว้ข้างออปแอมป์นั้นควรจะมีคอนแทกต์ตัวฐานรอง (Substrate contact) จำนวนมากวางกั้นระหว่างตัวเปรียบเทียบกับออปแอมป์ เพื่อลดผลการรบกวนทางตัวฐานรองให้น้อยที่สุด

4.1.4 วงจรปรับเทียบ


โครงสร้างหลักของวงจรปรับเทียบในรูปที่ 3-29 ได้แก่ แกวลำดับแหล่งจ่ายกระแสและวงจรรหารกระแสโดยมีลายวงจรรวมเป็นดังรูปที่ 4-7 ด้านล่างของแกวลำดับและวงจรรหารกระแสมีสวิตช์สองทางซึ่งถูกควบคุมโดยหน่วยปรับเทียบของวงจรดิจิทัล

4.1.5 วงจรส่วนดิจิทัล


จากผังวงจรที่ออกแบบไว้ เราสามารถส่งออกเป็นเน็ตลิสต์และนำเน็ตลิสต์ที่ได้ไปผ่านกระบวนการเอสพีอาร์ซึ่งรองรับโดยโปรแกรมที่ใช้วาดลายวงจรรวม ลายวงจรรวมของวงจรส่วนดิจิทัลที่โปรแกรมสร้างขึ้นมีลักษณะดังรูปที่ 4-8



รูปที่ 4-6 ลายวงจรรวมของตัวแปลงแอนะล็อกเป็นดิจิทัล (พื้นที่ $403 \times 261 \mu\text{m}^2$)




รูปที่ 4-7 ลายวงจรรวมของแถวลำดับแหล่งจ่ายกระแสปรับเทียบ (พื้นที่ $1902 \times 539 \mu\text{m}^2$)



รูปที่ 4-8 ลายวงจรรวมของวงจรส่วนดิจิทัล (พื้นที่ $2298 \times 1275 \mu\text{m}^2$)

4.1.6 แผนผังจัดตำแหน่งลายวงจรรวม (Layout floorplan)

เมื่อได้ส่วนต่างๆ ของวงจรรวมแล้วจะต้องนำมาวมกันและเชื่อมต่อกับสัญญาณระหว่างวงจรแต่ละส่วน การวางตำแหน่งของวงจรทั้งห้าส่วนแสดงในรูปที่ 4-9 วงจรสร้างกระแสอ้างอิงนั้นแยกออกจากวงจรส่วนสร้างแรงดันไบแอส เนื่องจากวงจรส่วนนี้จำเป็นต้องต่อกับตัวต้านทานภายนอก จึงควรอยู่ใกล้แพดเพื่อให้สายสัญญาณสั้นที่สุดเท่าที่เป็นไปได้ เหตุผลเดียวกันนี้ใช้ได้กับวงจรส่วนหน้าด้วย เนื่องจากวงจรส่วนหน้าต้องรับสัญญาณกระแสจากตัวตรวจรู้ซึ่งอยู่ภายนอก การวางตำแหน่งของวงจรไบแอสหลักและแถวลำดับแหล่งจ่ายกระแสจะอยู่ใกล้จุดกึ่งกลางชิป ซึ่งบริเวณนี้จะไม่มีความไม่เข้าคู่ต่ำกว่าบริเวณขอบชิป ที่ที่กระแสที่แสดงในรูปหมายถึงวงจรที่ทำหน้าที่รับกระแสจากแถวลำดับที่ไม่ได้ใช้ ซึ่งเป็นส่วนหนึ่งในวงจรปรับเทียบ นอกจากนี้ยังมีการป้องกันสัญญาณรบกวนจากวงจรดิจิทัลผ่านทางตัวฐานรอง โดยใช้วงแหวนการ์ดคู่ (Double



รูปที่ 4-9 ผังการจัดตำแหน่งส่วนต่างๆ ของวงจรรวม

guard ring) ล้อมรอบวงจรรวม วงแหวนด้านในประกอบขึ้นจากคอนแทกต์ตัวฐานรอง ส่วนวงแหวนด้านนอกประกอบขึ้นจากคอนแทกต์บ่อชนิดเอ็น (N-well contact)

4.2 การวางแพด (Pad) และกำหนดขา (Pin)


เมื่อสร้างลายวงจรรวมที่ต้องการได้แล้ว จะต้องสร้างแพดเพื่อเป็นจุดเชื่อมต่อระหว่างวงจรรวมกับลวดเชื่อม ซึ่งจะนำสัญญาณผ่านเข้าหรือออกจากชิป แพดซึ่งเป็นเซลล์มาตรฐานจากโรงงานที่ใช้ในงานวิจัยนี้มีอยู่สี่ประเภทด้วยกัน ได้แก่

- แพดป้องกัน ESD เป็นแพดที่มีไดโอดป้องกันไฟฟ้าสถิตย์
- แพดป้องกัน ESD และมีตัวต้านทานอนุกรม มีไดโอดเช่นเดียวกับแพดชนิดแรก แต่มีตัวต้านทานค่าต่ำต่ออนุกรมอยู่ ซึ่งป้องกันไฟฟ้าสถิตย์ได้มากยิ่งขึ้น
- แพดจ่ายกำลัง สำหรับต่อแหล่งจ่ายแรงดันเข้ากับวงจรรวม และจ่ายแรงดันให้กับวงแหวนแพด (Pad ring)

- แพดกราวด์ สำหรับต่อกราวด์ของวงจรรวมเข้ากับกราวด์ภายนอก และเป็นกราวด์ของวงแหวนแพด


นอกจากนี้ยังมีเซลล์มาตรฐานอื่นที่จำเป็นต่อการสร้างแพด ได้แก่ เซลล์มุม (Corner cell) ซึ่งใช้สำหรับเชื่อมต่อวงแหวนแพดที่มุมของชิป และเซลล์ป้องกัน ESD ที่มาทางแพดจ่ายกำลัง แพดสำหรับสัญญาณแอนะล็อกจะรวมกันอยู่ด้านบน โดยเฉพาะแพดสำหรับสัญญาณเข้าจะวางในตำแหน่งที่ใกล้กับขอบตัวถึงมากที่สุดเพื่อให้ลวดเชื่อมสั้น ทำให้ผลของสัญญาณรบกวนลดลง ลายวงจรรวมที่ต่อเข้ากับแพดเรียบร้อยแล้ว เป็นดังรูปที่ 4-10 พื้นที่ของวงจรรวม (Active die area) เท่ากับ 6.57mm^2 และพื้นที่ของชิปเท่ากับ 9.14mm^2

การจัดตำแหน่งของชิป และการกำหนดขาสัญญาณเข้า/ออกของชิป ในตัวถัง (Package) แบบดิพ 48 ขา (DIP 48) (กรณีที่ไม่ต้องการแก้จุดบกพร่อง สามารถจะลดขาที่ไม่จำเป็นออกได้ 5 ขา ได้แก่ ขาที่ 28 และ 39 ถึง 42) เป็นไปตามรูปที่ 4-11 และคำอธิบายของแต่ละขาเป็นดัง



รูปที่ 4-10 ลายวงจรรวมที่สมบูรณ์ของงานวิจัย

ตารางที่ 4-1 ขาที่หนึ่งเชื่อมกับแพดที่มีเครื่องหมาย *1 กำกับ และขาลำดับถัดไปเรียงตามทิศทางเข็มนาฬิกา ชื่อขาในรูปและตารางที่เห็นนี้แสดงชื่อขาที่ใช้ในการแก้จุดบกพร่องไว้ด้วย โดยใช้เครื่องหมาย | แบ่งระหว่างสัญญาณที่ใช้ปกติ (ชื่อแรก) กับสัญญาณที่ใช้แก้จุดบกพร่อง (ชื่อหลัง) อย่างไรก็ตามรายละเอียดของวงจรและวิธีแก้จุดบกพร่องอยู่นอกเหนือขอบเขตของงานวิจัย จึงสรุปไว้เพียงรายละเอียดของขา และเรจิสเตอร์ภายในที่เกี่ยวข้องกับการแก้จุดบกพร่องเท่านั้นดังตารางที่ 4-1 และตารางที่ 4-2



รูปที่ 4-11 ตำแหน่งของชิปบนตัวถัง และชื่อสัญญาณที่ขาต่างๆ

ตารางที่ 4-1 คำอธิบายชื่อขา

ลำดับ	ชื่อขา	ชนิด	คำอธิบาย
1	VDDD	กำลัง	แรงดันแหล่งจ่ายสำหรับวงจรส่วนดิจิทัล
43	VDDA	กำลัง	แรงดันแหล่งจ่ายสำหรับวงจรส่วนแอนะล็อก
29	VDDRING	-	วงแหวนการ์ดด้านนอก (สารกึ่งตัวนำชนิดเอ็น)
24	VSSD	กำลัง	กราวด์ของวงจรส่วนดิจิทัล
30	VSSA & CAVITY	กำลัง	กราวด์ของวงจรส่วนแอนะล็อก และเชื่อมเข้ากับโพรง (Cavity) ของตัวถัง
44	VSSRING & CAVITY	-	วงแหวนการ์ดด้านใน (สารกึ่งตัวนำชนิดพี) และเชื่อมเข้ากับโพรงของตัวถัง
2	RESET	เข้า	รีเซตวงจรส่วนดิจิทัล ส่งผลให้วงจรปรับเทียบกลับสู่ค่าโดยปริยาย (Default) คือ $I_{oscal} = 0$, $I_{sncal} = 1 \mu A$ (ปกติ) และเอ็ดซีอยู่ในเฟสการรีเซต
4	CLK	เข้า	สัญญาณนาฬิกาสำหรับวงจรส่วนดิจิทัล
45	SENSCAL	เข้า	วงจรเริ่มปรับเทียบความไวเมื่อได้รับสัญญาณเข้าเป็นตรรกะ 0
46	OFFSCAL	เข้า	วงจรเริ่มปรับเทียบออฟเซตเมื่อได้รับสัญญาณเข้าเป็นตรรกะ 0

28	TEST/NORM	เข้า	0: วงจรทำงานเป็นระบบประมวลผลสำหรับตัวตรวจรู้ที่ให้กระแสออก 1: วงจรเข้าสู่สถานะทดสอบ ขาสัญญาณสำหรับจอยมัลติเพลกกลายเป็นขาสัญญาณสำหรับการทดสอบ
47	50/1	เข้า	0: อัตราการแสดงผลเป็น 1/50 เท่า (5 Hz) ของอัตราแปลงสัญญาณ และเฉลี่ยค่าที่แปลงได้ทุกๆ 50 ค่า 1: ไม่มีการเฉลี่ยค่าของสัญญาณ และรับสัญญาณมอดูเลตจากภายนอก
48	1000/100	เข้า	0: เปรียบเทียบความไวโดยมีค่าเป้าหมายเท่ากับ 100 หน่วย 1: เปรียบเทียบความไวโดยมีค่าเป้าหมายเท่ากับ 1000 หน่วย
3	BCKPLN	เข้า ออก	50/1=0: ขาเข้าของสัญญาณมอดูเลตรหัสเจ็ดส่วน 50/1=1: สัญญาณออกเพื่อขั้วฐานของจอยมัลติเพลก ความถี่ 125 Hz
5	A0 OSIN	ออก เข้า	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน A0 (OSIN=0) TEST/NORM=1: กำหนดค่าในเรจิสเตอร์สำรองสำหรับหน่วยเปรียบเทียบออฟเซตเมื่อ SHF_SMP=1 (เริ่มจาก MSB และใช้ร่วมกับสัญญาณ OSCLK)
6	B0 OSOUT	ออก ออก	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน B0 TEST/NORM=1: ดึงค่าเรจิสเตอร์ของหน่วยเปรียบเทียบออฟเซตออกมาเมื่อ SHF_SMP=1 (เริ่มจาก MSB และใช้ร่วมกับสัญญาณ OSCLK)
7	C0 OSCLK	ออก เข้า	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน C0 (OSCLK=0) TEST/NORM=1, SHF_SMP=0: สัญญาณแลตซ์ค่าในเรจิสเตอร์หลักของหน่วยเปรียบเทียบออฟเซตมาเก็บในเรจิสเตอร์สำรอง (ทำงานที่ตรรกะ 1) TEST/NORM=1, SHF_SMP=1: สัญญาณนาฬิกาสำหรับเลื่อนค่าในเรจิสเตอร์สำรองของหน่วยเปรียบเทียบออฟเซต (ทำงานที่ขอบขาขึ้น)
8	D0 OSSEL	ออก เข้า	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน D0 (OSSEL=0) TEST/NORM=1: 0: ใช้ค่าในเรจิสเตอร์หลักควบคุมกระแสเปรียบเทียบออฟเซต 1: ใช้ค่าในเรจิสเตอร์สำรองควบคุมกระแสเปรียบเทียบออฟเซต
9	E0 SNIN	ออก เข้า	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน E0 (SNIN=0) TEST/NORM=1: กำหนดค่าเรจิสเตอร์สำรองสำหรับหน่วยเปรียบเทียบความไวเมื่อ SHF_SMP=1 (เริ่มจาก MSB และใช้ร่วมกับสัญญาณ SNCLK)
10	F0 SNOUT	ออก ออก	TEST/NORM=0: ขั้วจอยมัลติเพลกส่วน F0 TEST/NORM=1: ดึงค่าเรจิสเตอร์ของหน่วยเปรียบเทียบความไวออกมาเมื่อ SHF_SMP=1 (เริ่มจาก MSB และต้องใช้ร่วมกับสัญญาณ SNCLK)

11	G0 SNCLK	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน G0 (SNCLK=0) TEST/NORM=1,SHF_SMP=0: สัณญณณแลดตซ์ค้ในเรจิสเตอร้ห้ล็กของหน่วยปร้บเท้ยบควมว้มเก้บในเรจิสเตอร้ส้ารอง (ท้างนที่ตรรกะ 1) TEST/NORM=1,SHF_SMP=1: สัณญณณนฬก้สำหรับเล้อนค้ในเรจิสเตอร้ส้ารองของหน่วยปร้บเท้ยบควมว้ม (ท้างนที่ขอบข้ขึ้น)
12	A1 SNSEL	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน A1 (SNSEL=0) TEST/NORM=1: 0: ใ้ค้ในเรจิสเตอร้ห้ล็กควมกระส้ปร้บเท้ยบควมว้ม 1: ใ้ค้ในเรจิสเตอร้ส้ารองควมกระส้ปร้บเท้ยบควมว้ม
13	B1 SCLK	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน B1 (SCLK=0) TEST/NORM=1,SHF_SMP=0: สัณญณณแลดตซ์ค้ในฟลลปของระบบมเก้บในเรจิสเตอร้ส้ารองท้ดสอบ (ท้างนที่ตรรกะ 1) TEST/NORM=1,SHF_SMP=1: สัณญณณนฬก้สำหรับเล้อนค้ในเรจิสเตอร้ส้ารองเก้จ้ดบกพร้อง (ท้างนที่ขอบข้ขึ้น)
14	C1 SOUT	ออก ออก	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน C1 TEST/NORM=1: ด้งค้ในเรจิสเตอร้ส้ารองเก้จ้ดบกพร้องออกม้เมื่อ SHF_SMP=1 (เร้มจ้ก MSB) (ใ้ร่วมก้บสัณญณณ SCLK)
15	D1 SHF_SMP	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน D1 (SHF_SMP=0) TEST/NORM=1: 0: ก้หนดใ้เรจิสเตอร้ที่เก้ยวข้องร้บค้เข้ม้เมื่อสัณญณณ OSCLK, SNCLK หรือ SCLK ม้ค้เท้ก้บหนึ่ง 1: ก้หนดใ้เรจิสเตอร้ที่เก้ยวข้องเล้อนค้ออกสู่ภยนอก เมื่อม้ขอบข้ขึ้นของสัณญณณ OSCLK, SNCLK หรือ SCLK
16	E1 MUXOUT	ออก ออก	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน E1 TEST/NORM=1: สัณญณณออกจ้กม้ลดีเพล้กเซอร้เล้อกสัณญณณภยในหน่วยควมค้เด้ซี
17	F1 CIN	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน F1 (CIN=0) TEST/NORM=1: สัณญณณควมค้มจ้รท้ดสอบ ป้อนเข้ด้วยการเล้อนเข้บ้บอนุกรม (เร้มจ้ก MSB) โดยขอบข้ขึ้นของสัณญณณ CCLK
18	G1 CCLK	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน G1 (CCLK=0) TEST/NORM=1: สัณญณณนฬก้สำหรับเล้อนค้ CIN เข้สู่จ้ร
26	G2 CLTCH	ออก เข้า	TEST/NORM=0: ชับจอมล็ดล็กเลลวส่วน G2 (CLTCH=0) TEST/NORM=1: สัณญณณแลดตซ์ค้ CIN ที่เล้อนเข้ม้มาเร้ยบร้อยแล้วเข้สู่เรจิสเตอร้ควมค้ม (ท้างนที่ตรรกะ 1)

19	A2 PHI1	ออก เข้า ออก	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน A2 TEST/NORM=1: ป้อนสัญญาณเฟส ϕ_1 จากภายนอกเมื่อกำหนดสัญญาณควบคุม ENP1=1 (อยู่ในค่า CIN) และ FRC_OBS=1 TEST/NORM=1: ดึงสัญญาณเฟส ϕ_1 ออกมาภายนอกเมื่อ ENP1=0
20	B2 PHI2	ออก เข้า ออก	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน B2 TEST/NORM=1: ป้อนสัญญาณเฟส ϕ_2 จากภายนอกเมื่อกำหนดสัญญาณควบคุม ENP2=1 และ FRC_OBS=1 TEST/NORM=1: ดึงสัญญาณเฟส ϕ_2 ออกมาภายนอกเมื่อ ENP2=0
21	C2 PHICF	ออก เข้า ออก	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน C2 TEST/NORM=1: ป้อนสัญญาณเฟส ϕ_{CF} จากภายนอกเมื่อกำหนดสัญญาณควบคุม ENPCF=1 และ FRC_OBS=1 TEST/NORM=1: ดึงสัญญาณเฟส ϕ_{CF} ออกมาภายนอกเมื่อ ENPCF=0
22	D2 PHIRS	ออก เข้า ออก	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน D2 TEST/NORM=1: ป้อนสัญญาณเฟส ϕ_{RS} จากภายนอกเมื่อกำหนดสัญญาณควบคุม ENPRS=1 และ FRC_OBS=1 TEST/NORM=1: ดึงสัญญาณเฟส ϕ_{RS} ออกมาภายนอกเมื่อ ENPRS=0
23	E2 CMPOUT	ออก เข้า ออก	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน E2 TEST/NORM=1: ป้อนสัญญาณ COMPOUT จากภายนอกเมื่อกำหนดสัญญาณควบคุม ENCO=1 และ FRC_OBS=1 TEST/NORM=1: ดึงสัญญาณ COMPOUT ออกมาภายนอกเมื่อ ENCO=0
25	F2 FRC_OBS	ออก เข้า	TEST/NORM=0: ขั้วจอตึงเหล็กเหลวส่วน F2 TEST/NORM=1: 0: สัญญาณควบคุมเฟสทั้งสี่ และ COMPOUT มาจากวงจรภายในตามปกติ 1: รับสัญญาณควบคุมเฟสทั้งสี่ และ COMPOUT จากภายนอก
27	B3	ออก	ขั้วจอตึงเหล็กเหลวส่วน B3
31	DV2	เข้า	กำหนดแรงดัน $V_{pol+} = 0.3 + 0.1 * ((DV2) * 4 + [DV1] * 2 + [DV0])$ เมื่อ $[DVx]$ คือค่าตรรกะของสัญญาณเข้า DVx
32	DV1	เข้า	ดู DV2
33	DV0	เข้า	ดู DV2
34	RBIAS	เข้า	ต่อตัวต้านทานภายนอกเพื่อสร้างกระแสอ้างอิง
35	CAP-	เข้า	ต่อตัวเก็บประจุสำหรับอินทิเกรตเข้ากับขาลบของออปแอมป์
36	CAP+	ออก	ต่อตัวเก็บประจุสำหรับอินทิเกรตเข้ากับขาออกของออปแอมป์
37	VPOL+	เข้า	ไบแอสแรงดันขั้วบวกให้แก่ตัวตรวจรู้ (0.3-1.0 V)
38	VPOL-	เข้า	ไบแอสแรงดันขั้วลบให้แก่ตัวตรวจรู้ (0.2 V)

39	ENFE	เข้า	0: ตัดวงจรส่วนหน้าออกจากขาเข้าของเอดีซี 1: ตัดวงจรส่วนหน้าเข้ากับขาเข้าของเอดีซี
40	DIIN	เข้า	ที่จ่ายสัญญาณกระแสขาเข้าเข้าสู่เอดีซีโดยตรง
41	AMUX1	เข้า/ออก	สัญญาณทดสอบจากส่วนแอนะล็อก กำหนดสัญญาณออกได้ด้วย CIN
42	AMUX2	เข้า/ออก	ดู AMUX1

ตารางที่ 4-2 คำอธิบายเรจิสเตอร์สำหรับการแก้จุดบกพร่อง


ชื่อเรจิสเตอร์	บิตที่	ชื่อบิต	คำอธิบาย																											
ปรับเทียบออฟเซต สำรอง	8(MSB) ถึง 0(LSB)	-	ใช้แลตซ์ค่าจากเรจิสเตอร์ปรับเทียบออฟเซตหลักเพื่อเลื่อนออกมาอ่าน หรือใช้ควบคุมแทนเรจิสเตอร์หลัก ขาที่เกี่ยวข้อง: OSIN, OSOUT, OSCLK, OSSEL, SHF_SMP																											
ปรับเทียบความไว สำรอง	16(MSB) ถึง 0(LSB)	-	ใช้แลตซ์ค่าจากเรจิสเตอร์ปรับเทียบความไวหลักเพื่อเลื่อนออกมาอ่าน หรือใช้ควบคุมแทนเรจิสเตอร์หลัก ขาที่เกี่ยวข้อง: SNIN, SNOUT, SNCLK, SNSEL, SHF_SMP																											
ควบคุม	10(MSB) ถึง 8	SA2-SA0	มัลติเพล็กซ์สัญญาณภายในวงจรแอนะล็อกผ่านทางสวิตช์แอนะ- ล็อก ออกมายังขา AMUX1 และ AMUX2 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>SA2,SA1,SA0</th> <th>: AMUX1</th> <th>AMUX2</th> </tr> </thead> <tbody> <tr> <td>000 (ค่าโดยปริยาย)</td> <td>: GND</td> <td>GND</td> </tr> <tr> <td>001</td> <td>: bp_vbe</td> <td>bpc_vbe</td> </tr> <tr> <td>002</td> <td>: bp_vptat</td> <td>bpc_vptat</td> </tr> <tr> <td>003</td> <td>: biasp_cf</td> <td>biaspc_cf</td> </tr> <tr> <td>004</td> <td>: biasp_cc</td> <td>biaspc_cc</td> </tr> <tr> <td>005</td> <td>: vsnsr</td> <td>v0_5</td> </tr> <tr> <td>006</td> <td>: vbe1x</td> <td>Vbe8x</td> </tr> <tr> <td>007</td> <td>: biasp</td> <td>idump</td> </tr> </tbody> </table>	SA2,SA1,SA0	: AMUX1	AMUX2	000 (ค่าโดยปริยาย)	: GND	GND	001	: bp_vbe	bpc_vbe	002	: bp_vptat	bpc_vptat	003	: biasp_cf	biaspc_cf	004	: biasp_cc	biaspc_cc	005	: vsnsr	v0_5	006	: vbe1x	Vbe8x	007	: biasp	idump
SA2,SA1,SA0	: AMUX1	AMUX2																												
000 (ค่าโดยปริยาย)	: GND	GND																												
001	: bp_vbe	bpc_vbe																												
002	: bp_vptat	bpc_vptat																												
003	: biasp_cf	biaspc_cf																												
004	: biasp_cc	biaspc_cc																												
005	: vsnsr	v0_5																												
006	: vbe1x	Vbe8x																												
007	: biasp	idump																												
ควบคุม	7 ถึง 5	S2-S0	มัลติเพล็กซ์สัญญาณภายในหน่วยควบคุมเอดีซีออกทาง ขา MUXOUT <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>S2,S1,S0</th> <th>: MUXOUT</th> <th>S2,S1,S0</th> <th>: MUXOUT</th> </tr> </thead> <tbody> <tr> <td>000 (ค่าโดย ปริยาย)</td> <td>: COUNT</td> <td>004</td> <td>: DWN/UP</td> </tr> <tr> <td>001</td> <td>: COMPCLK</td> <td>005</td> <td>: 50_1</td> </tr> <tr> <td>002</td> <td>: FSMCLK</td> <td>006</td> <td>: DIV50RIP</td> </tr> <tr> <td>003</td> <td>: FCLK</td> <td>007</td> <td>: LATCH</td> </tr> </tbody> </table>	S2,S1,S0	: MUXOUT	S2,S1,S0	: MUXOUT	000 (ค่าโดย ปริยาย)	: COUNT	004	: DWN/UP	001	: COMPCLK	005	: 50_1	002	: FSMCLK	006	: DIV50RIP	003	: FCLK	007	: LATCH							
S2,S1,S0	: MUXOUT	S2,S1,S0	: MUXOUT																											
000 (ค่าโดย ปริยาย)	: COUNT	004	: DWN/UP																											
001	: COMPCLK	005	: 50_1																											
002	: FSMCLK	006	: DIV50RIP																											
003	: FCLK	007	: LATCH																											

ควบคุม	4	ENCO	0: ใช้ขา E2 CMPOUT เป็นขาออก (ค่าโดยปริยาย) 1: บัฟเฟอร์ส่งออกของขา E2 CMPOUT อยู่ในสถานะ Hi-Z
ควบคุม	3	ENPRS	0: ใช้ขา D2 PHIRS เป็นขาออก (ค่าโดยปริยาย) 1: บัฟเฟอร์ส่งออกของขา D2 PHIRS อยู่ในสถานะ Hi-Z
ควบคุม	2	ENPCF	0: ใช้ขา C2 PHICF เป็นขาออก (ค่าโดยปริยาย) 1: บัฟเฟอร์ส่งออกของขา C2 PHICF อยู่ในสถานะ Hi-Z
ควบคุม	1	ENP2	0: ใช้ขา B2 PHI2 เป็นขาออก (ค่าโดยปริยาย) 1: บัฟเฟอร์ส่งออกของขา B2 PHI2 อยู่ในสถานะ Hi-Z
ควบคุม	0 (LSB)	ENP1	0: ใช้ขา A2 PHI1 เป็นขาออก (ค่าโดยปริยาย) 1: บัฟเฟอร์ส่งออกของขา A2 PHI1 อยู่ในสถานะ Hi-Z
แก้จุดบกพร่อง	44 (MSB) และ 43	FSM1, FSM0	สถานะของเครื่องสถานะจำกัด
แก้จุดบกพร่อง	42	LT	สัญญาณออกของตัวเปรียบเทียบดิจิทัล
แก้จุดบกพร่อง	41	B3	สัญญาณออกจากตัวถอดรหัสในหลักที่ 3
แก้จุดบกพร่อง	40 - 34	A2 - G2	สัญญาณออกจากตัวถอดรหัสในหลักที่ 2 (เรียงตามลำดับ)
แก้จุดบกพร่อง	33 - 27	A1- G1	สัญญาณออกจากตัวถอดรหัสในหลักที่ 1 (เรียงตามลำดับ)
แก้จุดบกพร่อง	26 - 20	A0 - G0	สัญญาณออกจากตัวถอดรหัสในหลักที่ 0 (เรียงตามลำดับ)
แก้จุดบกพร่อง	19 - 6	Q13-Q0	สัญญาณออกจากวงจรมับ 2000 ขึ้น/ลง (เรียงตามลำดับ)
แก้จุดบกพร่อง	5 - 0 (LSB)	Q50_5 - Q50_0	สัญญาณออกจากวงจรมับ 50 ขึ้น/ลง (เรียงตามลำดับ)


4.3 แผ่นทดสอบวงจรรวม

วงจรรวมต้นแบบที่ได้สามารถนำมาต่อใช้งานกับตัวตรวจรู้ได้ดังรูปที่ 4-12 แต่ก่อนอื่นจะต้องนำมาทดสอบเพื่อวัดผลการทำงาน และยืนยันความถูกต้องในการออกแบบ จึงต้องมีแผ่นทดสอบสำหรับเชื่อมวงจรต้นแบบเข้ากับอุปกรณ์รอบข้างที่จำเป็นต่อการทดสอบ การออกแบบแผ่นทดสอบจะต้องคำนึงถึงการกวนกันระหว่างสายสัญญาณ ดังนั้นจึงจัดอุปกรณ์ส่วนแอนะล็อกแยกออกจากส่วนดิจิทัล ผังวงจรของแผ่นทดสอบอยู่ในภาคผนวก ง จากรูปที่ 4-13 อุปกรณ์ที่เกี่ยวข้องกับวงจรแอนะล็อก เช่น ตัวต้านทาน R_{bias} ตัวเก็บประจุ C_{INT} และจุดต่อตัวตรวจรู้จะอยู่ทางด้านขวาของวงจรต้นแบบ และอยู่ด้านเดียวกับสัญญาณแอนะล็อกที่ออกจากชิป นอกจากนี้ยังพยายามวางให้ใกล้ขาของชิปมากที่สุด ส่วนด้านซ้ายของแผ่นทดสอบจึงบรรจุส่วนประกอบอื่นๆ เช่น วงจรสร้างสัญญาณนาฬิกา จอผลึกเหลว สวิตช์ปรับเทียบ และสวิตช์รีเซ็ต เป็นต้น นอกจากนี้แผ่นทดสอบยังมีวงจรที่ใช้สำหรับแก้จุดบกพร่องในกรณีที่วงจรต้นแบบเกิดปัญหา โดยอุปกรณ์

หลักในการแก้จุดบกพร่อง ได้แก่ ไมโครคอนโทรลเลอร์และสวิตช์ตั้งค่า (ในรูปไม่ได้ต่ออยู่บนแผ่นทดสอบ) แผ่นทดสอบมีขนาด 5*4 ตารางนิ้ว หากไม่รวมวงจรสำหรับแก้จุดบกพร่องจะทำให้แผ่นทดสอบมีขนาดเหลือเพียงครึ่งหนึ่งเท่านั้น



รูปที่ 4-12 ผังวงจรแสดงการต่อใช้งานวงจรรวมต้นแบบ



รูปที่ 4-13 ส่วนประกอบของแผ่นทดสอบ

4.4 สรุป

เนื้อหาของบทนี้กล่าวถึงการวาดลายวงจรรวมของวงจรต้นแบบ และแผ่นทดสอบวงจรรวม วงจรส่วนแอนะล็อกนั้นวาดด้วยมือทั้งหมด ขณะที่วงจรส่วนดิจิทัลใช้โปรแกรมช่วยในการสร้างแบบอัตโนมัติ แล้วจึงนำวงจรทั้งสองส่วนมารวมกัน และวางแพดเพื่อเชื่อมต่อกับขาภายนอกด้วยมือ รวมทั้งการเลือกตัวถังและต่อลวดเชื่อมระหว่างแพดกับตัวถัง การจัดตำแหน่งของวงจรแอนะล็อกควรคำนึงถึงระยะห่างระหว่างสัญญาณกับแพดที่ต้องเชื่อมกัน และระยะห่างระหว่างแพดกับตัวถัง เพราะยิ่งห่างสัญญาณรบกวนจะยิ่งมีมากขึ้น

ช่วงเวลาที่รอวงจรต้นแบบสร้างเสร็จ ผู้วิจัยได้ออกแบบแผ่นทดสอบวงจรรวมเพื่อใช้ในการทดลองวัดค่าคุณสมบัติของวงจร รวมทั้งการแก้จุดบกพร่องวงจรในกรณีที่วงจรต้นแบบทำงานผิดปกติ หรือไม่ทำงาน



ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย