



เอกสารอ้างอิง

1. นิตยสาร เทคโนโลยี "ข้อมูลเพื่อการวิเคราะห์และการใช้พัฒนาศักยภาพ
วิทยาศาสตร์และเทคโนโลยี". ภาควิชาวิศวกรรมไฟฟ้า, คณะวิศวกรรมศาสตร์,
จุฬาลงกรณ์มหาวิทยาลัย : (บ.ป.น), ๑๖๗๙ (อัคสานา)
2. Control Data Corporation. Cyber 18 Computer Systems: Overview Manual.
rev.02. La Jolla, Calif.: Publications and Graphics Division,
1976.
3. Control Data Corporation. CDC Cyber 18 Computer Systems: Site Planning
Kit. rev.C. La Jolla, Calif.: Publication and Graphics
Division, 1977.
4. Control Data Corporation. CDC Cyber 18 Computer Systems With MOS
Memory : Installation Manual. rev.J. La Jolla, Calif.:
Publication and Graphics Division, 1978.
5. Control Data Corporation. CDC 752 Keyboard Display Terminal: Hardware
Maintenance Manual. rev.B. St.Paul, Minn.: Technical Publication
Dept., 1978.
6. Control Data Corporation. Software Peripheral Drivers Reference
Manual: Mass Storage Operating System. rev.D. La Jolla,
Calif.: Publication and Graphics Division, 1978.
7. The International Telegraph and Telephone Consultative Committee
(C.C.I.T.T.). IVth Plenary Assembly: Data Transmission. Vol.8.



8. Control Data Corporation. CDC FJ442-A Eight-Channel Asynchronous Communication Line Adapter : Hardware Reference/Maintenance Manual. rev.A. La Jolla, Calif.: Publication and Graphics Division, 1977.
9. Control Data Corporation. CDC CT103A/B and CT105A/B Line Printer Equipment : Reference and Field Service Manual. rev.C. (n.p.), 1978.
10. Control Data Corporation. CDC FH301-A Card Reader/Line Printer Controller : Hardware Reference/Maintenance Manual. rev.C. La Jolla, Calif.: Publication and Graphics Division, 1977.
11. Intel Corporation. Data Catalog. (n.p.), 1976.
12. National Semiconductors. Digital Integrated Circuits. (n.p.), 1975.

ภาคบุนวิช ก

รายละเอียดของไอซ์ทั้ง ๆ ที่ใช้ในวงจร

QUAD 2-LINE TO 1-LINE DATA SELECTOR/MULTIPLEXER (NON-INV) — **54/74157**
SPEED/PACKAGE AVAILABILITY

54 F.W 74 B.F
 54LS F.W 74LS B.F
 54S F.W 74S B.F

BLOCK DIAGRAM**PIN CONFIGURATION****TRUTH TABLE**

STROBE	SELECT	INPUTS		OUTPUT Y
		A	B	
H	X	X	X	L
L	L	L	X	L
L	L	H	X	H
L	H	X	L	L
L	H	X	H	H

H = high level, L = low level, X = irrelevant

SWITCHING CHARACTERISTICS V_{CC} = 5V, TA = 25°C

TEST CONDITIONS	54/74			54/74LS			54/74S			UNIT		
	C _L = 15pF R _L = 400Ω			C _L = 15pF R _L = 2kΩ			C _L = 15pF R _L = 280Ω					
	PARAMETER	FROM INPUT	TO OUTPUT	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX
Propagation delay time												
t _{PLH}	Low-to-high	Data	Any	9	14		9	14		5	7.5	ns
t _{PHL}	High-to-low			9	14		9	14		4.5	6.5	
t _{PLH}	Low-to-high	Enable	Any	13	20							
t _{PHL}	High-to-low			14	21							
t _{PLH}	Low-to-high	Select	Any	15	23		15	23		9.5	15	
t _{PHL}	High-to-low			18	27		8	27		9.5	15	
t _{PLH}	Low-to-high	Strobe	Any				13	20		8.5	12.5	
t _{PHL}	High-to-low						14	21		7.5	12	

Load circuit and typical waveforms are shown at the front of section.

QUAD D57/EDGE-TRIGGERED FLIP-FLOP


54/74175

SPEED/PACKAGE AVAILABILITY		
54 F.W	74 B	
54LS F.W	74LS B	
74S B		


DESCRIPTION

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect at the output.

FUNCTIONAL BLOCK DIAGRAM



PIN CONFIGURATION



TRUTH TABLE (EACH FLIP-FLOP)

INPUTS		OUTPUTS	
CLEAR	CLOCK	D	Q Q̄
L	X	X	L H
H	↑	H	H L
H	↑	L	L H
H	L	X	Q ₀ Q̄ ₀

H = high level (steady state)
L = low level (steady state)
X = irrelevant
↑ = transition from low to high level
Q₀ = the level of Q before the indicated steady-state input conditions were established

SWITCHING CHARACTERISTICS V_{CC} = 5V, TA = 25°C

TEST CONDITIONS			54/74			54/74L8			54/74S				
			CL = 15pF R _L = 400Ω			CL = 15pF R _L = 2kΩ			CL = 15pF R _L = 250Ω				
PARAMETER	FROM INPUT	TO OUTPUT	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	UNIT	
t _{clock}	Clock frequency		25	35		30	40		75	110		MHz	
t _w	Width of pulse		20			20			12			ns	
	Clock												
	Clear												
t _{setup}	Input setup time												
	Data		20			20			8				
	Clear Inactive		25			25			15				
t _{hold}	Input hold time		0			5			2				
	Propagation delay time												
t _{PLH}	Low-to-high	Clear		16	25		16	25					
t _{PHL}	High-to-low			23	35		23	35					
t _{PLH}	Low-to-high	Clock		20	30		20	30		9	12		
t _{PHL}	High-to-low			21	30		21	35		11	17		
t _{PLH}	Low-to-high	Clear	Q						13	15			
t _{PHL}	High-to-low	Clear	Q						13	22			

Load circuit and typical waveforms are shown at the front of section



2102A, 2102AL

1K (1K x 1) STATIC RAM

P/N	Standby Pwr. (mW)	Operating Pwr. (mW)	Access (ns)
2102AL-4	35	174	450
2102AL	35	174	350
2102AL-2	42	342	250
2102A-2	—	342	250
2102A	—	289	350
2102A-4	—	289	450
2102A-6	—	289	650


- Single +5 Volts Supply Voltage
- Directly TTL Compatible: All Inputs and Output
- Standby Power Mode (2102AL)
- Three-State Output: OR-Tie Capability
- Inputs Protected: All Inputs Have Protection Against Static Charge
- Low Cost Packaging: 16 Pin Dual-In-Line Configuration

The Intel® 2102A is a high speed 1024 word by one bit static random access memory element using N-channel MOS devices integrated on a monolithic array. It uses fully DC stable (static) circuitry and therefore requires no clocks or refreshing to operate. The data is read out nondestructively and has the same polarity as the input data.

The 2102A is designed for memory applications where high performance, low cost, large bit storage, and simple interfacing are important design objectives. A low standby power version (2102AL) is also available. It has all the same operating characteristics of the 2102A with the added feature of 35mW maximum power dissipation in standby and 174mW in operations.

It is directly TTL compatible in all respects: inputs, output, and a single +5 volt supply. A separate chip enable (\bar{CE}) lead allows easy selection of an individual package when outputs are OR-tied.

The Intel® 2102A is fabricated with N-channel silicon gate technology. This technology allows the design and production of high performance easy to use MOS circuits and provides a higher functional density on a monolithic chip than either conventional MOS technology or P-channel silicon gate technology.



2102A FAMILY

A. C. Characteristics $T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5V \pm 5\%$ unless otherwise specified

READ CYCLE

Symbol	Parameter	2102A-2, 2102AL-2		2102A, 2102AL		2102A-4, 2102AL-4		2102A-6	
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.
t_{RC}	Read Cycle	250		350		450		650	
t_A	Access Time		250		350		450		650
t_{CO}	Chip Enable to Output Time		130		180		230		400
t_{OH1}	Previous Read Data Valid with Respect to Address	40		40		40		50	
t_{OH2}	Previous Read Data Valid with Respect to Chip Enable	0		0		0		0	

WRITE CYCLE

t_{WC}	Write Cycle	250	350	450	650
t_{AW}	Address to Write Setup Time	20	20	20	200
t_{WP}	Write Pulse Width	180	250	300	400
t_{WR}	Write Recovery Time	0	0	0	50
t_{DW}	Data Setup Time	180	250	300	450
t_{DH}	Data Hold Time	0	0	0	20
t_{CW}	Chip Enable to Write Setup Time	180	250	300	550

Capacitance⁽²⁾ $T_A = 25^\circ\text{C}$, $f = 1\text{MHz}$


A.C. CONDITIONS OF TEST

Input Pulse Levels:	0.8 Volt to 2.0 Volt
Input Rise and Fall Times:	10nsec
Timing Measurement Inputs:	1.5 Volts
Reference Levels:	Output: 0.8 and 2.0 Volts
Output Load:	1 TTL Gate and $C_L = 100\text{ pF}$


SYMBOL	TEST	LIMITS (pF)	
		TYP.[1]	MAX.
C_{IN}	INPUT CAPACITANCE (ALL INPUT PINS) $V_{IN} = 0\text{V}$	3	5
C_{OUT}	OUTPUT CAPACITANCE $V_{OUT} = 0\text{V}$	7	10

Waveforms

READ CYCLE



WRITE CYCLE









NOTES: 1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltage

2. This parameter is periodically sampled and is not 100% tested.

2102A FAMILY

Typical D. C. and A. C. Characteristics





1702A

2K (256 x 8) UV ERASABLE PROM

1702A-2	0.65 us Max.
1702A	1.0 us Max.
1702A-6	1.5 us Max.

- **Fast Access Time:** Max. 650 ns
(1702A-2)
- **Fast Programming:** 2 Minutes
for all 2048 Bits
- **All 2048 Bits Guaranteed***
**Programmable: 100% Factory
Tested**
- **Static MOS: No Clocks Required**
- **Inputs and Outputs DTL and
TTL Compatible**
- **Three-State Output: OR-tie
Capability**

The 1702A is a 256 word by 8-bit electrically programmable ROM ideally suited for uses where fast turn-around and pattern experimentation are important. The 1702A undergoes complete programming and functional testing prior to shipment, thus insuring 100% programmability.


Initially all 2048 bits of the 1702A are in the "0" state (output low). Information is introduced by selectively programming "1's (output high) in the proper bit location. The 1702A is packaged in a 24 pin dual in-line package with a transparent lid. The transparent lid allows the user to expose the 1702A to ultraviolet light to erase the bit pattern. A new pattern can then be written into the device.

The circuitry of the 1702A is completely static. No clocks are required. Access times from 650ns to 1.5µs are available. A 1702AL family is available (see 1702AL data sheets for specifications) for those systems requiring lower power dissipation than the 1702A.

A pin-for-pin metal mask programmed ROM, the Intel 1302, is also available for large volume production runs of systems initially using the 1702A.

The 1702A is fabricated with silicon gate technology. This low threshold technology allows the design and production of higher performance MOS circuits and provides a higher functional density on a monolithic chip than conventional MOS technologies.

*Intel's liability shall be limited to replacing any unit which fails to program as desired.









NOTE: In the read mode a logic 1 at the address inputs and data outputs is a high and logic 0 is a low.

U.S. Patent No. 3660819

1702A FAMILY

Typical Characteristics

OUTPUT CURRENT VS.
V_{DD} SUPPLY VOLTAGEOUTPUT CURRENT VS.
TEMPERATUREOUTPUT SINK CURRENT
VS. OUTPUT VOLTAGEI_{OD} CURRENT VS. TEMPERATUREACCESS TIME VS.
LOAD CAPACITANCEACCESS TIME VS.
TEMPERATURE

1702A FAMILY

A.C. Characteristics

$T_A = 0^\circ C$ to $+70^\circ C$, $V_{CC} = +5V \pm 5\%$, $V_{DD} = -9V \pm 5\%$, $V_{GG} = -9V \pm 5\%$ unless otherwise noted

Symbol	Test	1702A Limits		1702A-2 Limits		1702A-6 Limits		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	
Freq.	Repetition Rate		1		1.6		0.66	MHz
t_{OH}	Previous Read Data Valid		0.1		0.1		0.1	μs
t_{ACC}	Address to Output Delay		1		0.65		1.5	μs
t_{CS}	Chip Select Delay		0.1		0.3		0.6	μs
t_{CO}	Output Delay From CS		0.9		0.35		0.9	μs
t_{OD}	Output Deselect		0.3		0.3		0.3	μs

Capacitance * $T_A = 25^\circ C$

SYMBOL	TEST	TYPICAL	MAXIMUM	UNIT	CONDITIONS	
C_{IN}	Input Capacitance	8	15	pF	$V_{IN} = V_{CC}$	All
C_{OUT}	Output Capacitance	10	15	pF		unused pins


*This parameter is periodically sampled and is not 100% tested.

Switching Characteristics


Conditions of Test:

Input pulse amplitudes: 0 to 4V, $t_R, t_F \leq 50$ ns
Output load is 1 TTL gate; measurements made
at output of TTL gate ($t_{PD} \leq 15$ ns), $C_L = 15$ pF

A) READ OPERATION



B) DESELECTION OF DATA OUTPUT IN OR-TIE OPERATION





2708, 2704

8K AND 4K UV ERASABLE PROM

- 2708 1024x8 Organization
- 2704 512x8 Organization

- Fast Programming — Typ. 100 sec. For All 8K Bits
- Low Power During Programming
- Access Time — 450 ns Max.
- Standard Power Supplies — +12V, +5V, -5V
- Static — No Clocks Required
- Inputs and Outputs TTL Compatible During Both Read and Program Modes
- Three-State Output — OR-Tie Capability


The Intel 2708/2704 are high speed 8192/4096 bit erasable and electrically reprogrammable ROM's (EPROM) ideally suited where fast turn around and pattern experimentation are important requirements.

The 2708/2704 are packaged in a 24 pin dual-in-line package with transparent lid. The transparent lid allows the user to expose the chip to ultraviolet light to erase the bit pattern. A new pattern can then be written into the devices.


A pin for pin mask programmed ROM, the Intel 2308, is available for large volume production runs of systems initially using the 2708.

The 2708/2704 is fabricated with the time proven N-channel silicon gate technology.

PIN CONFIGURATIONS



BLOCK DIAGRAM



PIN NAMES

A ₀ A ₉	ADDRESS INPUTS
O ₁ O ₈	DATA OUTPUTS
CS/WE	CHIP SELECT/WHITE ENABLE INPUT

PIN CONNECTION DURING READ OR PROGRAM

MODE	9 11 13 17	12	18	19	20	21	24
READ	D _{OUT}	V _{SS}	V _{SS}	V _{DD}	V _{IL}	V _{HH}	V _{CC}
PROGRAM	D _{IN}	V _{SS}	Pulsed V _{HHP}	V _{DD}	V _{IH}	V _{HH}	V _{CC}

2708, 2704

PROGRAMMING

The programming specifications are in the ROM and PROM Programming Instructions (see page 3-59).

Absolute Maximum Ratings*

Temperature Under Bias	-25°C to +85°C
Storage Temperature	-65°C to +125°C
V _{DD} With Respect to V _{BB}	+20V to -0.3V
V _{CC} and V _{SS} With Respect to V _{BB}	+15V to -0.3V
All Input or Output Voltages With Respect to V _{BB} During Read	+15V to -0.3V
CS/WE Input With Respect to V _{BB} During Programming	+20V to -0.3V
Program Input With Respect to V _{BB}	+35V to -0.3V
Power Dissipation	1.5W

*COMMENT

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.




READ OPERATION**D.C. and Operating Characteristics**

T_A = 0°C to 70°C, V_{CC} = +5V ±5%, V_{DD} = +12V ±5%, V_{BB} = -5V ±5%, V_{SS} = 0V, Unless Otherwise Noted.

Symbol	Parameter	Min.	Typ. ^[1]	Max.	Unit	Conditions
I _{IL}	Address and Chip Select Input Sink Current	1	10	μA		V _{IN} = 5.25V or V _{IL} = V _{IL}
I _{LO}	Output Leakage Current	1	10	μA		V _{OUT} = 5.25V, CS/WE = 5V
I _{DD} ^[2]	V _{DD} Supply Current	50	65	mA		Worst Case Supply Currents:
I _{CC} ^[2]	V _{CC} Supply Current	6	10	mA		All Inputs High
I _{BB} ^[2]	V _{BB} Supply Current	30	45	mA		CS/WE = 5V; T _A = 0°C
V _{IL}	Input Low Voltage	V _{SS}	0.65	V		
V _{IH}	Input High Voltage	3.0	V _{CC} +1	V		
V _{OL}	Output Low Voltage		0.45	V		I _{OL} = 1.6mA
V _{OH1}	Output High Voltage	3.7		V		I _{OH} = -100μA
V _{OH2}	Output High Voltage	2.4		V		I _{OH} = -1mA
P _D	Power Dissipation		800	mW		T _A = 70°C

NOTES: 1. Typical values are for T_A = 25°C and nominal supply voltages.

2. The total power dissipation of the 2704/2708 is specified at 800 mW. It is not calculable by summing the various currents (I_{DD}, I_{CC}, and I_{BB}) multiplied by their respective voltages since current paths exist between the various power supplies and V_{SS}. The I_{DD}, I_{CC}, and I_{BB} currents should be used to determine power supply capacity only.

Typical D.C. CharacteristicsMAXIMUM JUNCTION TEMPERATURE
VS. AMBIENT TEMPERATURERANGE OF SUPPLY CURRENTS
VS. TEMPERATUREOUTPUT SINK CURRENT
VS. OUTPUT VOLTAGE

2708, 2704

A.C. Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = +5\text{V} \pm 5\%$, $V_{DD} = +12\text{V} \pm 5\%$, $V_{BB} = -5\text{V} \pm 5\%$, $V_{SS} = 0\text{V}$, Unless Otherwise Noted.

Symbol	Parameter	Min.	Typ.	Max.	Unit
t_{ACC}	Address to Output Delay		280	450	ns
t_{CO}	Chip Select to Output Delay		60	120	ns
t_{DF}	Chip De-Select to Output Float	0		120	ns
t_{OH}	Address to Output Hold	0			ns

Capacitance^[1] $T_A = 25^\circ\text{C}$, $f = 1\text{MHz}$

Symbol	Parameter	Typ.	Max.	Unit	Conditions
C_{IN}	Input Capacitance	4	6	pF	$V_{IN}=0\text{V}$
C_{OUT}	Output Capacitance	8	12	pF	$V_{OUT}=0\text{V}$

Note 1. This parameter is periodically sampled and not 100% tested.




A.C. Test Conditions:

Output Load: 1 TTL gate and $C_L = 100\text{pF}$

Input Rise and Fall Times: $\leq 20\text{ns}$

Timing Measurement Reference Levels: 0.8V and 2.8V for inputs; 0.8V and 2.4V for outputs

Input Pulse Levels: 0.65V to 3.0V

Waveforms**Typical A.C. Characteristics**

UART. — The UART is a universal, asynchronous, receiver/transmitter LSI circuit. It can simultaneously receive parallel data inputs, disassemble them, and transmit them as asynchronous serial data outputs, and receive asynchronous serial data inputs, assemble them, and gate them out as parallel data words. Additionally, it can add start, parity (even or odd), and stop bits to its transmit, serial-data outputs, and can check received serial data for word format and parity errors. Following is a list of the UART pin assignments for this application.

Pins 1 through 3 provide the required power and signal ground inputs to the UART.

Pin 4 (Enbl Rcvr Rgtr) is normally low to gate outputs from Rcvr Rgtr pins 5 through 12, but goes high to block the receiver register outputs when either a word format error (framing error indicated by missing stop bit) or a parity error occurs in a received word.

Pins 5 through 12 (Rcvr Rgtr) are the receiver register output pins.

Pin 13 (Parity Err) goes high to indicate a parity error in a received data word.

Pin 14 (Frame Err) goes high to indicate a framing error (format error) if a received word does not end with a stop bit (mark or logical 1 bit).

Pin 16 (Enbl Status Rgtrs) is tied low to enable status outputs from pins 13, 14, 19, and 22 (parity error, framing error, receiver register full, and transmit holding register empty).

Pin 17 (Rcvr Clk $\div 16$) accepts a receive clock signal that is 16 times the actual bit rate of received data inputs.

Pin 18 (Reset Rcvr Rgtr Full) goes low to reset pin 19 (Rcvr Rgtr Full) when the receive register is not full; pin 19 goes high when the receive register is full.

Pin 20 (Ser Rcvr Data) receives serial data inputs; reception starts with a high-to-low (marking to spacing) transition on this line.

Pin 21 (Reset) goes high to reset the UART when a master reset occurs.

Pin 22 (Bfr Rgtr Empty) goes high when transmit holding register is empty.

Pin 23 (Load Bfr Rgtr) goes low to load data on pins 26 through 33 into the UART transmit buffer register.

Pin 24 (Xmtr Shf-Rgtr Empty) goes high to indicate transmit shift register is empty.

Pin 25 (Ser Xmtr Data) is the output pin for serial transmit data; it is high when no data is being transmitted and shifts low (start bit) to indicate the start of transmission.

Pins 26 through 33 receive parallel data inputs.

Pin 34 (Load Mode Rgtr) is tied high to permit addition of control and parity bits to the parallel, transmit data inputs.


Pin 35 (Enbl Parity) is low to enable parity bit generation and checking, and is high to disable these functions.

Pin 36 (Sel Stop Bit) goes high when the display terminal is operating at 110 baud transmission rate to enable two stop bits to be added to transmitted words; it is low to enable only one stop bit at all other baud rates.

Pins 37 and 38 (Sel Wd Lg) are connected so as to enable eight data bits per transmitted word when no parity is selected (see pin 33, preceding) or to enable seven data bits and a parity bit per transmitted word when parity check/generation is enabled (see pin 35, preceding).

Pin 39 (Sel Parity Even/Odd) is high to select even parity checking and generation when these functions are enabled (see pin 35, preceding), and low to select odd parity checking and generation.

















Pin 40 (Xmtr Clk) receives a clock signal that is 16 times the actual bit rate of transmitted data (see also pin 17, preceding).



ภาคผนวก ช

ท้ายนี้ที่ออกแบบเพื่อแสดงบนจอมือ

00000000	00000000	00●000●0	00000000
00000000	000●0000	0●000●00	0●000●00
00000000	000●0000	●00●0000	0●000●00
00000000	000●0000	00000000	●0●00●0●0
00000000	000●0000	00000000	0●000●00
00000000	000●0000	00000000	0●0●00●00
00000000	000●0000	00000000	0●0●00●00
00000000	000●0000	00000000	0●0●00●00
00000000	000●0000	00000000	0●0●00●00
symbol SP code 20	symbol ! code 21	symbol " code 22	symbol # code 23
00000000	00000000	00000000	0●●00000
000●0000	●●00000●	0●●00000	0●●00000
00●●●000	●●0●0●0●	0●●0●0●0	●●0●0●0
0●●●●000	●●●0●●0●	0●●●0●●0	0●●●●000
00●●●000	0●●●0●●0●	0●●●0●●0●	0●●●●000
0●●●●●00	0●●●●●0●●	0●●●●●0●●	0●●●●●000
0●●●●●●0	0●●●●●●0●	●●●●●●0●	●●●●●●000
0●●●●●●●0	0●●●●●●●0●	0●●●●●●●0●	0●●●●●●●00
00000000	00000000	00000000	00000000
symbol \$ code 24	symbol % code 25	symbol & code 26	symbol ' code 27
00000000	00000000	00000000	00000000
000000●0	●0000000	000●0000	00000000
00000●000	0●000000	●00●000●	000●0000
00000●00	00●00000	●0●●00●0	000●0000
00000●00	00●0●000	0●●●0●●0	0●●●●●●0
00000●00	00●●0000	0●●●●0●●0	000●●000
00000●00	0●●●●000	0●●●●●0●●0	000●●●000
00000●00	●●0●0●0●	0●●●●●●0●	000●●●●00
00000000	00000000	00000000	00000000
symbol (code 28	symbol) code 29	symbol * code 2A	symbol + code 2B
00000000	00000000	00000000	00000000
00000000	00000000	00000000	000000●●
00000000	00000000	00000000	00000●●0
00000000	00000000	00000000	0000●●000
00000000	0●●●●●●0	0●●●●●●0	0●●●●●●00
00000000	00000000	00000000	00●●0000
0●●●●000	00000000	0●●●●000	0●●●●000
0●●●●000	00000000	0●●●●000	●●000000
0●●●●●000	00000000	00000000	00000000
symbol , code 2C	symbol - code 2D	symbol . code 2E	symbol / code 2F

			
symbol @ code 40	symbol A code 41	symbol B code 42	symbol C code 43
			
symbol D code 44	symbol E code 45	symbol F code 46	symbol G code 47
			
symbol H code 48	symbol I code 49	symbol J code 4A	symbol K code 4B
			
symbol L code 4C	symbol M code 4D	symbol N code 4E	symbol O code 4F

00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
00000000	00000000	00000000	00000000
symbol code E0	symbol code E1	symbol code E2	symbol code E3
00000000	00000000		
00000000	00000000		
00000000	00000000		
00000000	00000000		
00000000	00000000		
00000000	00000000		
00000000	00000000		
00000000	00000000		
symbol code E4	symbol code E5		

ภาคบุนนาค ๔

การวางแผน

A register	ເອງ ວິຈີສເຕອກ
A/Q	ເອງ/ດົກ
A/Q-DMA	ເອງ/ດົກ-ດີເອີມເຂອ
access	ແອັດເນັດ
access time	ແອັດເຫັນໄທ່
address	ແອັດເກຣດ
ADT (Auto Data Transfer)	ເວົ້າຖື
alarm driver	ອຄາຣນໄກຣເວອກ
alphabetic	ຕົວອັກພູດ
ALU (Arithmatic Logic Unit)	ເອງແອຄູດ
ANSI (American National Standard Institute)	ເອເນັ້ນເອສໄໂອ
ANSI x 3131/638	ເອເນັ້ນເອສໄໂອ ເອັກຊ 3131 / 638
ASCII (American National Standard Code for Information Interchange)	ເອງເສດ້ວໂລໄໂລ (ແອສກີ)
asynchronous	ອນີນໂກຮນັດ
balanced line	ນາດານໝ່າຍນ່າມ
band	ແບນແກ
band detect register	ແບນຄົກທີ່ເທິກວິຈີສເຕອກ
bank (memory)	ແມັງກົດ
baud rate	ນົບດາເງິນ
binary	ໄບນາຣ
bit	ນິກ
bit density	ນິກເກີນນິກ
blanking	ແບລັງກິງ
blink (field)	ກຣະພຣິບ

BPI (bit per inch)	บีบีไอ
BREAK key	คีย์เบรค
buffer	ฟิลเตอร์
byte	ไบต์
card reader	เก็บอ่านบัฟเฟอร์
CARRIAGE RETURN key	แป้นคาริเร็ชรีเทอน
carrier on	แครร์เรียร์อ่อน
cassette tape transport	เครื่องบันทึกและอ่านเทปไฟฟ้าแบบ
cathode ray tube	หลอดภาพ
central processing unit	หน่วยประมวลผลกลาง
channel	ช่องเดิน
character generator	ค่าแรกเกตอร์เจเนอเรเตอร์
character mark	ค่าแรกเกตอร์มาร์ก
character mark sensor	ค่าแรกเกตอร์มาร์กเซนเซอร์
character request	ค่าแรกเกตอร์รีเควสต์
character set	ค่าแรกเกตอร์เซ็ท
chain (printer)	เชน
chip	ชิป
chip enable	ชิปเอ็นบีอิล
chip select	ชิปซีเลกชัน
CLA (Communication Line Adapter)	ชิลล์แอดอะดิปเตอร์
clear	เคลียร์
clear control (circuit)	เคลียร์คูล์ทูนไนร์ด
CLEAR key	แป้นเคลียร์
clock (circuit, signal)	คลอค

CO key (carrier on)	เปิดตู้
code	รหัส
combination	คณิตศาสตร์
communication control (code)	รหัสควบคุมการสื่อสาร
comparator (chip, circuit)	คุณภาพตรวจสอบ
compiler	คอมไบล์เลอร์
complement	คูณเพลินเนห์
computer	คอมพิวเตอร์
configuration	คุณภาพเชิง
control bit	ก้อนไกรลับ
control code	รหัสควบคุม
Control Data Corporation (CDC)	คุณในรัฐภาคตะวันออกปีโรเรชัน
CONTROL key	เป็นก้อนไกรล
controller/formatter	คุณไกรลเดอร์/ฟอร์แมตเตอร์
count	นับ
counter (circuit)	เคาน์เตอร์
CR/LP interface (Card Reader/Line Printer)	ซีอาร์/แอลพี อินเตอร์เฟส
crystal	คริสตัล
cursor	เคอร์เซอร์
cursor control (circuit)	เคอร์เซอร์คุณไกรล
cursor counter (circuit)	เคอร์เซอร์เคาน์เตอร์
cursor display (circuit)	เคอร์เซอร์คุณภาพแสดง
cycle	ໄ/do เกิด
Cyber 18-20	ไซเบอร์ 18-20
data	ข้อมูล

data decode (circuit)	ภาคตัดสินใจ
data strobe (signal)	ภาคตัดสินใจ
delay time	เวลาล่าช้า
digital electronic	คิวติกัลเล็กทรอนิกส์
diskette	ดิสก์ฟล็อป
DMA (Direct Memory Access)	ดีเอ็มเอ
driver (circuit, program)	ไกด์รีวาร์
duplex	ดูบลิกัล
EBCDIC	ईบีซีดีซี
ECMA-34	อีซีเอ็มเอ - 34
edit	อิดิท
electron beam	คลื่นแม่เหล็กหักดึง
emulate	ซิมูเลต
ENTER+ key	แป้นเครื่องเตอร์ +
ENTER- key	แป้นเครื่องเตอร์ -
EPROM (Erasable - Programmable Read-Only Memory)	อีพีอาร์เอ็ม
equipment number	อีควิปเม้นท์เนบอร์
error voltage	เอาอเรอโวลาเทจ
ESC key (Escape)	แป้นอีสเคป
ETX key (End of Text)	แป้นอีทีเอ็อกซ์
EVFU (Electronic Vertical Format Unit)	อีวีเอฟยู
execute	ເອົກສິດວາ
field	ໄຟຟ
filter (circuit)	ໄຟເຕອກ

firmware	ເຟິຣມວັຣ
flexible disk (diskette, floppy disk)	ເຟັກບີເປີດຄືສັກ
flexible disk drive	ເກົ່າອົງນັນທຶກແຂວງອານເພັດບີເປີດຄືສັກ
flip-flop (chip, circuit)	ຟີີ- ພັບໄລ
font	ເງຸນ
format	ເລັດມານ
format effector (code)	ຮັດມານຸດກຳພາບແນກ
format register	ເລັດມານົງຈິສເຕອຣ
format tape	ເລັດມານຫະເຫັນ
format tape reader	ເລັດມານຫະເຫັນປິຣິເຕອຣ
framing error	ເປົກມິນເຂອງເຮົາ
full duplex	ຝູ້ເຫຼັດກັບ
function	ເສັກອັນ
function decoder (circuit)	ຝັກຊັນຄືໄກເຕອຣ
function register	ຝັກຊັນຈິສເຕອຣ
gate (chip, circuit)	ເກະ
half duplex	ອາວຝູ້ເຫຼັດກັບ
hammer	ແຫມເນອຣ
hammer driver (circuit)	ແຜນເນອຣໄກຣເວອຣ
handshake	ແຜນຄເຫຼກ
hardware	ອາວັດວຽກ
high voltage	ແຮງດັນໄຟຟູ້
highlight control (circuit)	ໄລ້ໄລ້ກອນໄໂກຣ
home (position)	ໄຕນ
home mark	ໄຕນມາກ

home mark sensor	ไบ奴ก้าร์เรนเซอร์
horizontal control (circuit)	ชาร์ก้อนตัลกอนไชร์
horizontal counter (circuit)	ชาร์ก้อนตัลเกาน์เคอร์
horizontal sync (signal)	ชาร์ก้อนตัลซิงค์
I/O port	ไอโอพอร์ท
IBM	ไอบีเอ็ม
IC (Integrated circuit)	ไอซี
information separator (code)	ราด้าร์ไซเป็นตัวแยกข้อมูล
input	อินพุต
instruction	คำสั่ง
Intel	อินเทล
interface	อินเตอร์เฟส
interlock	อินเตอร์ล็อก
interrupt	อินเตอร์รูบ
jumper	จัมป์เบร
keyboard	คีย์บอร์ด
keyboard display terminal	ระบบจอภาพ
keyboard encoder (chip, circuit)	คีย์บอร์ดเอนโคเดอร์
kilobyte	กิโลไบท์
latch (chip, circuit)	แลช
level (signal)	ระดับ
line clear (circuit)	ลайнเคลีบร
LINE FEED key	แบนลайнฟีด
line printer	เครื่องพิมพ์บรรทัด
line ready (signal)	ลайнเรดี้

local	локัล
loop back	ลูปบีก
lo intesity (field)	จาง
LSI (Large Scale Integrated Circuit)	แอดเดอติอ
macro memory	แมกrocเมมโมรี่
magnetic tape transport	เครื่องยื้นหักและอ่านเทปแม่เหล็ก
main timing counter (circuit)	เมนไทม์คานเตอร์
master clear	มาสเตอร์เคลียร์
master console	มาสเตอร์คอนโซล
matrix printer	เครื่องพิมพ์ระบบจุดแม่เหล็ก
megabyte	ล้านไบต์
megahertz	เมก้าเฮิร์ซ
memory	หน่วยความจำ
memory address conversion (circuit)	เม โนร์แอ็คเกรสคอนเวอชัน
micro memory	ไมโครเมม莫รี่
micro program	ไมโครโปรแกรม
microprocessor	ไมโครโปรเซสเซอร์
millisecond	มิลลิวินาที
minicomputer	คอมพิวเตอร์ขนาดเล็ก
modem	โนเคน
modem control (circuit)	โนเคนคอนโทรล
monostable multivibrator	โนโนนสเตเบิลเมลติวิบรेटอร์
MOS (Metal Oxide Semiconductor)	มอส
multiplexer	มัลติเพล็กซ์อร์
multivibrator	มัลติไวเบรเตอร์

N-key rollover	เข็นกี้รอลล์โอเวอร์
nanosecond	นาโนวินาที
NRZI (Non-return to Zero Inverted)	เรซูจาร์เนก์ไออ
numeric	ตัวเลข
on-line	ออนไลน์
one's complement	วันส์คอมเพลิเม้นท์
operating system	โปรดักรนกับคุณการหางาน
oscillator	อะซิลิเตเตอร์
overlap seek	โอเวอร์แลบชิค
output	เอาท์พุท
pack	แพ็ค
page	เพจ
PAGE key	เพจเคน
parallel load	พาราಡแลดโหลด
parity	พาริตี้
parity bit	พาริตี้บิท
pattern	แม่ค่าพ่อน
PE (Phase Encoded)	พีอี
period	ค่าม
peripheral controller	เพอริเฟอเรลคอนโทรลเลอร์
peripheral device	เพอริเฟอเรลไดไวซ์
phase lock	เฟสล็อก
power supply	แหล่งจ่ายไฟ
priority	ระดับความสำคัญ

printable code	មិនឈាមិត្រកក
printed wiring assembly	អេដ្ឋងទោរ
pulse	កំណើ
Q register	គីវីជិត្រកក
RAM (Random-Accessed Memory)	អេរ៉ូ
read-write control (circuit)	គិតការកសាលា
ready (signal)	ក្រុក
receiver (chip, circuit)	បង្ការបាបខ្សែដុល
rectifier(circuit)	រៀកគិតិភាយកកក
regulator (chip, circuit)	ក្រុកតាមកក
reject	គិតិកក
REPEAT key	ដំណឹងកិច្ច
reply	វិភាគយ
reset	វិចិន
RESET key	ដំណឹងវិចិន
rewind	វិវាយក
ROM (Read-Only Memory)	ក្រុម
RS-232C	ចារចេស- 232
scan	សេកន
scan counter (circuit)	សេកនគោនកក
scroll	ក្រុករត
scroll control (circuit)	គិតការកសាលាដុល
sector	ម៉ែកតាមកក
serial (communication,load)	វិបីដ

servo phase-lock loop	เซอร์โวเฟสล็อกลูป
SHIFT key	แป้นซีฟี
SHIFT LOCK key	แป้นซีล็อก
shift register	ชีฟีรีจิสเทอර์
slot	สโลต
software	ซอฟต์แวร์
solenoid	โซลินอยด์
sort	ซอร์ต
special character	ตัวอักษรพิเศษ
square wave	สแควร์เวฟ
stable	สเตเบิล
start bit	สตาร์ทบิต
static RAM	สแตคทิกแรม
status	สตาทัส
status register	สเตตัสรีจิสเทอර์
stop bit	สต็อปบิต
storage module drive	เครื่องบันทึกและอ่านจำแม่เหล็ก
strobe (signal)	สไ格บูน
subroutine	ซับรู틴
synchronize	ซิงโครไนซ์
teletypewriter	เครื่องโทรทิพ
terminator (code)	ເທອរົມເນເຕອຣ໌
timer (chip, circuit)	ໄທເມອຣ
timing	ໄທມິງ
track	ແຫວັດ

transfer rate	ความเร็วในการส่งข้อมูล
transform	ทรานส์ฟอร์ม
transmitter (chip, circuit)	วงจรส่งข้อมูล
tristate bus	ไทรสเตตบัส
TTL (Transistor - Transistor Logic)	ทีทีแอลซี
two's complement	บูส์คูมเพลเมนท์
UART (Universal Asynchronous	บูอาร์เอช
Receiver - Transmitter)	
Unit	ยูนิต
Unit load	ยูนิตโหลด
utility program	ยูทิลิตี้โปรแกรม
verify	ตรวจสอบ
version	เวอร์ชัน
vertical address counter (circuit)	เวอร์ติกัลเอดเดรสเคาน์เตอร์
vertical control (circuit)	เวอร์ติกัลคอนโทรล
vertical counter (circuit)	เวอร์ติกัลเคาน์เตอร์
vertical motor	เวอร์ติกัลมาเตอร์
vertical reader	เวอร์ติกัลรีดเยอร์
vertical sync (signal)	เวอร์ติกัลซิงค์
vertical tabulation	เวอร์ติกัลแทบูลেชัน
video display assembly	ส่วนแสดงภาพ
video display unit	หน่วยแสดงภาพ
video driver (circuit)	วิดีโอยูนิต
Western Digital	เวสเทอเรียนดิจิตอล
width (pulse)	ช่วงเวลา
word length	ความยาวของข้อมูล
yoke	โยก

ประวัติย่อเชิง

นายไกรรศน์ ใจส่าราญ เกิดเมื่อวันที่ 12 พฤษภาคม พ.ศ. 2497 ที่กรุงเทพฯ สำเร็จปริญญา B.S.E.E. จาก Mapua Institute of Technology กรุงม尼ลา ประเทศฟิลิปปินส์ ในปี พ.ศ. 2519 เกษตรบัณฑิตความ-long ในการสารอีเลคทรอนิกส์ ของชุมชน วิชาการ คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ฉบับที่ 1 ถึงฉบับที่ 4 เข้าศึกษาท่อในระบบปริญญา magna cum laude ที่ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ในปี พ.ศ. 2520 มีจดหมายเป็นเกียรติประจาระของบัณฑิตวิศวกรรมศาสตร์ ประจำปี พ.ศ. 2520 บริษัทเทคโนโลยีไทย (ประเทศไทย) จำกัด

