

การจัดรูปถ่ายและตรวจสอบความต้องกันของแผนภาพสถานะยูเอ็มแอล
โดยใช้ซีอาร์อีและไพแคลคูลัส



นายศิริชัย จันทรส์มัคร

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมคอมพิวเตอร์ ภาควิชาวิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย

ปีการศึกษา 2549

ISBN 974-14-2496-5

ลิขสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย

FORMALIZATION AND CONSISTENCY CHECKING
FOR UML STATECHART DIAGRAM USING CRE AND π -CALCULUS

Mr. Sirichai Jansamak

A Thesis Submitted in Partial Fulfillment of the Requirements
for the Degree of Master of Engineering Program in Computer Engineering

Department of Computer Engineering

Faculty of Engineering

Chulalongkorn University

Academic Year 2006

ISBN 974-14-2496-5



490118

ศิริชัย จันทร์สมัคร: การจัดรูปนัยและตรวจสอบความต้องกันของแผนภาพสถานะยูเอ็มแอล โดยใช้ซีอาร์อี และไพแคลคูลัส. (FORMALIZATION AND CONSISTENCY CHECKING FOR UML STATECHART DIAGRAM USING CRE AND π -CALCULUS) อ. ที่ปรึกษา: อ. ดร.อรรถสิทธิ์ สุรฤกษ์, 73 หน้า. ISBN 974-14-2496-5.

ปัจจุบันแผนภาพสถานะยูเอ็มแอลถูกนำมาเป็นเครื่องมือในการพัฒนาซอฟต์แวร์กันอย่างแพร่หลายเพื่อช่วยในการอธิบายพฤติกรรมการทำงานของระบบ ซึ่งภายในระบบหนึ่งๆ นั้นจะประกอบไปด้วยวัตถุต่างๆ ที่ทำงานร่วมกัน โดยที่วัตถุเหล่านี้จะมีการติดต่อสื่อสารทั้งกับสิ่งแวดล้อมภายนอกและติดต่อกับวัตถุต่างๆ ภายในระบบด้วยตนเอง ดังนั้นผู้ที่ออกแบบระบบจึงจำเป็นต้องบรรยายพฤติกรรมของแต่ละวัตถุให้มีความชัดเจนและสอดคล้องกัน แต่ในขณะเดียวกันเมื่อระบบที่ต้องการมีขนาดขยายใหญ่ยิ่งขึ้น ความยากและซับซ้อนของการออกแบบวัตถุก็จะขยายเพิ่มขึ้นเช่นกัน ดังนั้นการตรวจสอบความต้องกันของแผนภาพของแต่ละวัตถุจึงเข้ามามีส่วนสำคัญเพื่อช่วยให้อัตลักษณ์ของการออกแบบระบบมีประสิทธิภาพยิ่งขึ้น โดยเฉพาะอย่างยิ่งในระบบที่มีความเสี่ยงหรือต้องการความถูกต้องสูงการตรวจสอบความถูกต้องของระบบจึงเป็นสิ่งที่ไม่ได้และทวีความสำคัญมากยิ่งขึ้น

ในการตรวจสอบความต้องกันของแผนภาพสถานะยูเอ็มแอลนั้น งานวิจัยชิ้นนี้ได้นำเสนอกฎและวิธีการแปลงแผนภาพไปเป็น ซีอาร์อี และไพแคลคูลัส ซึ่งเป็นภาษารูปนัยที่รองรับการบรรยายพฤติกรรมของระบบที่ทำงานพร้อมกันซึ่งมีความซับซ้อนในการทำงานสูง เพื่อเพิ่มความสามารถในการประยุกต์ใช้วิธีการทางรูปนัยต่างๆ นอกจากนั้นยังได้นำเสนอกฎการตรวจสอบความต้องกันระหว่างแผนภาพย่อยของแต่ละวัตถุซึ่งทำงานร่วมกันภายในระบบ คือ ตรวจสอบความเท่าเทียมกันของวัตถุ และพฤติกรรมของวัตถุที่ไม่สอดคล้องกันเมื่อทำงานร่วมกันในระบบ โดยผลของการตรวจสอบที่ได้จะแสดงให้เห็นถึงความผิดพลาดที่สามารถเกิดขึ้นได้ของระบบจากขั้นตอนของการออกแบบที่ไม่ถูกต้อง ซึ่งจะช่วยให้ผู้ออกแบบสามารถนำมาเป็นจุดอ้างอิงเพื่อการปรับปรุงหรือแก้ไขระบบนั้นๆ เพื่อให้ได้ระบบที่ประสิทธิภาพต่อไปในอนาคต

ภาควิชาวิศวกรรมคอมพิวเตอร์
สาขาวิชาวิศวกรรมคอมพิวเตอร์
ปีการศึกษา 2549

ลายมือชื่อนิสิต..... 
ลายมือชื่ออาจารย์ที่ปรึกษา..... 

4570710021 : MAJOR COMPUTER ENGINEERING



KEY WORD: FORMALIZATION / UML STATECHART / CONSISTENCY CHECKING

SIRICHAJ JANSAMAK: FORMALIZATION AND CONSISTENCY CHECKING FOR
UML STATECHART DIAGRAM USING CRE AND π -CALCULUS. THESIS
ADVISOR: ATHASIT SURARERKS, Ph.D., 73 pp. ISBN 974-14-2496-5.

UML Statechart diagram is a tool that is widely used in software development project to describe behaviors of system. A system consists of objects that work in the environment. Because these objects will communicate with both environment and other objects in the same system, system designers have to describe their behaviors precisely and consistently. When the size of the system increases, the complexity and effort to develop will go up as well, therefore consistency verification of each object becomes one of important tools to help the system design phase becoming efficient, especially for the real-time or control system of which correctness cannot be overlooked.

Regarding the consistency checking of UML Statechart diagram, this thesis proposes rules and methodology for transforming this diagram to CRE and π -Calculus, formal languages which support describing behaviors of complex concurrent system. This thesis also introduces some rules of consistency checking between UML Statechart diagram of each object working in the same system. Equality of objects and inconsistency behaviors of objects in the same system can be identified. The results of consistency checking will allow the system designer to see the problems that will occur by poor quality design phase. These will be the reference points that help designers to adjust or improve their design for high quality systems.

Department Computer Engineering
Field of study Computer Engineering
Academic year 2006

Student's signature.....
Advisor's signature.....

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จได้ด้วยความอนุเคราะห์ และความช่วยเหลืออย่างยิ่ง จาก อ.ดร.อรรถสิทธิ์ สุรฤกษ์ อาจารย์ที่ปรึกษา ซึ่งเป็นผู้ให้ข้อคิด แนวทาง และคำปรึกษา ตลอดจนเป็นผู้ตรวจทานแก้ไข จนทำให้วิทยานิพนธ์ฉบับนี้สำเร็จลุล่วง จึงขอขอบพระคุณอาจารย์ เป็นอย่างสูงที่ให้ความเมตตา ช่วยเหลือ รวมทั้งโอกาส และสิ่งที่ดีแก่ผู้วิจัยเสมอมา

ขอขอบพระคุณ รศ.ดร.วันชัย ธีรไพบุลย์ อ.ดร.วิษณุ โคตรจรัส และผศ.ดร. อานนท์ รุ่งสว่าง คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเกษตรศาสตร์ ที่ได้กรุณาให้คำแนะนำในการ เขียนวิทยานิพนธ์ที่ดี ซึ่งวิทยานิพนธ์ฉบับนี้ไม่อาจสำเร็จได้หากไม่ได้รับความร่วมมือจากทุกท่าน ขอขอบคุณอาจารย์ในภาควิชาวิศวกรรมคอมพิวเตอร์ จุฬาลงกรณ์มหาวิทยาลัยทุกท่าน และ เพื่อนๆ ทุกคน ผู้ที่ให้คำแนะนำเพิ่มเติมกับผู้วิจัยตลอดมา ขอขอบคุณบริษัทอวานาด พีๆ และเพื่อน ร่วมงานทุกท่านที่ช่วยเหลือและให้โอกาสผู้เขียนได้ทุ่มเทเวลากับวิทยานิพนธ์ฉบับนี้ และ ขอขอบคุณคนหนึ่งคนนั้นซึ่งเป็นกำลังใจให้เสมอ

สุดท้ายนี้ขอขอบพระคุณ บิดา มารดา และสมาชิกในครอบครัวทุกท่าน ที่เป็น กำลังใจสำคัญ แรงผลักดัน และช่วยเหลือในทุกๆ ด้าน จนผู้วิจัยสามารถทำวิทยานิพนธ์ได้สำเร็จ ลุล่วง

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ง
บทคัดย่อภาษาอังกฤษ	จ
กิตติกรรมประกาศ	ฉ
สารบัญ	ช
สารบัญภาพ	ณ
บทที่	
1 บทนำ	1
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 วัตถุประสงค์ของการวิจัย	2
1.3 ขอบเขตของการวิจัย	2
1.4 ประโยชน์ที่คาดว่าจะได้รับ	4
1.5 วิธีดำเนินการวิจัย	4
2 ทฤษฎีและงานวิจัยที่เกี่ยวข้อง	5
2.1 แนวคิดและทฤษฎี	5
2.1.1 แผนภาพสถานะ	5
2.1.2 นิพจน์สมำเสมอ	11
2.1.3 ซีอาร์อี	11
2.1.4 ไพแคลคูลัส	12
2.2 เอกสารและงานวิจัยที่เกี่ยวข้อง	14
3 การแปลงและตรวจสอบแผนภาพสถานะ	16
3.1 แนวคิดในการแปลงและตรวจสอบแผนภาพสถานะ	16
3.2 การแปลงแผนภาพสถานะไปเป็นซีอาร์อี	19
3.2.1 องค์ประกอบต่างๆ ในการสร้างแผนภาพ	20
3.2.2 การเชื่อมต่อกันระหว่างองค์ประกอบประเภทต่างๆ	26
3.3 การแปลงแผนภาพสถานะไปเป็นไพแคลคูลัส	27

บทที่	หน้า
3.3.1 องค์ประกอบต่างๆ ในการสร้างแผนภาพ	28
3.3.2 การเชื่อมต่อกันระหว่างองค์ประกอบประเภทต่างๆ	35
3.4 การตรวจสอบความสัมพันธ์ระหว่างแผนภาพสถานะ	41
3.4.1 การตรวจสอบความเท่าเทียมกันในด้านพฤติกรรมของวัตถุ	41
3.4.2 การตรวจสอบพฤติกรรมการทำงานของวัตถุเมื่อทำงานร่วมกับวัตถุอื่นในระบบ	42
4 กรณีศึกษาการแปลงและตรวจสอบแผนภาพสถานะระบบควบคุมสัญญาณไฟจราจร	43
4.1 ความเป็นมาของระบบควบคุมสัญญาณไฟจราจร	43
4.2 การแปลงแผนภาพสถานะไปเป็นไพแคลคูลัส	48
4.3 การตรวจสอบความสัมพันธ์ของวัตถุภายในระบบ	60
4.4 สรุปผลการแปลงและตรวจสอบ	68
5 สรุปผลการวิจัยและข้อเสนอแนะ	70
5.1 สรุปผลการวิจัย	70
5.2 ข้อเสนอแนะ	70
5.3 ผลงานที่ตีพิมพ์จากงานวิทยานิพนธ์	71
รายการอ้างอิง	72
ประวัติผู้เขียนวิทยานิพนธ์	73

สารบัญภาพ

ภาพที่	หน้า
2.1 แผนภาพสถานะแสดงระบบเครื่องโทรศัพท์	6
2.2 สถานะทั่วไป	7
2.3 สถานะเริ่มต้น	7
2.4 สถานะประกอบแบบสถานะย่อยต่อเนื่อง	8
2.5 สถานะประกอบแบบสถานะย่อยทำงานพร้อมกัน	8
2.6 สถานะแยกและเชื่อม	9
2.7 สถานะตัวต่อ	9
2.8 สถานะตัวเลือก	10
2.9 สถานะชิง	10
2.10 เส้นการเปลี่ยนแปลง	11
3.1 ตัวอย่างสถานะ	16
3.2 ตัวอย่างเส้นการเปลี่ยนแปลง	17
3.3 การเชื่อมต่อกันของเส้นการเปลี่ยนแปลงแบบต่อเนื่อง	18
3.4 การเชื่อมต่อแบบเส้นการเปลี่ยนแปลงออกมากกว่า 1 เส้น	18
3.5 สถานะทั่วไป	20
3.6 เส้นการเปลี่ยนแปลง	21
3.7 สถานะย่อยแบบทำงานพร้อมกัน	22
3.8 สถานะชิง	23
3.9 สถานะเริ่มต้นและสิ้นสุด	24
3.10 สถานะแยกและเชื่อม	24
3.11 สถานะตัวต่อ	25
3.12 สถานะตัวเลือก	25
3.13 สถานะที่มีเส้นการเปลี่ยนแปลงออก 1 เส้น	26
3.14 สถานะที่มีเส้นเปลี่ยนแปลงออกมากกว่า 1 เส้น	27
3.15 สถานะที่มีเส้นการเปลี่ยนแปลงเชื่อมต่อไปยังสถานะประกอบ	36
3.16 สถานะที่มีเส้นการเปลี่ยนแปลงเชื่อมออกจากสถานะประกอบ	37
3.17 สถานะที่มีเส้นการเปลี่ยนแปลงเชื่อมต่อไปยังสถานะย่อยภายในสถานะประกอบ	38

ภาพที่	หน้า
3.18 สถานะที่มีเส้นการเปลี่ยนแปลงเชื่อมโยงไปยังสถานะอื่นๆ ภายนอกสถานะประกอบ	40
4.1 แผนภาพสัญญาณไฟจราจร	43
4.2 แผนภาพสถานะของรถ	44
4.3 แผนภาพสถานะของถนน	45
4.4 แผนภาพสถานะของสัญญาณไฟจราจร	45
4.5 แผนภาพสถานะของตัวควบคุมสัญญาณไฟจราจร	46
4.6 แผนภาพวัตถุของระบบควบคุมสัญญาณไฟจราจร	47
4.7 การแปลงแผนภาพสถานะของรถ	48
4.8 การแปลงแผนภาพสถานะของถนน	50
4.9 การแปลงแผนภาพสถานะของสัญญาณไฟจราจร	52
4.10 การแปลงแผนภาพสถานะของตัวควบคุมสัญญาณไฟจราจร	54
4.11 แผนภาพสัญญาณไฟจราจรแบบใช้สัญญาณไฟร่วม	60
4.12 แผนภาพสถานะของสัญญาณไฟจราจรแบบใหม่	61
4.13 แผนภาพสถานะของตัวควบคุมสัญญาณไฟจราจรแบบใหม่	61
4.14 แผนภาพสถานะตัวควบคุมสัญญาณไฟจราจรที่ออกแบบผิดพลาด	66
4.15 แผนภาพสถานะของสัญญาณไฟจราจรที่มีความซับซ้อน	68