




รายการอ้างอิง

1. ISO/IEC 11172-3. Coding of moving pictures and associated audio for digital storage media at up about 1.5 Mbit/s – Part 3:Audio. ISO/IEC JTC 1/SC 29 (1993).
2. SFF-8020i . ATA Packet Interface for CD-ROMs. Revision 2.6 (January 1996).
3. Charless D. Murphy, and K. Anandakumar. Real-Time MPEG-1 Audio Coding and Decoding on a DSP Chip. IEEE Transactions on Consumer Electronics 43 (Feburary 1997) : 40-47.
4. T. Tasi, T. Chen, and L. Chen. An MPEG Audio Decoder Chip. IEEE Transactions on Consumer Electronics 41 (Feburary 1995): 89-96.
5. Greg Maturi. Single Chip MPEG Audio Decoder. IEEE Transactions on consumer Electronics 38 (August 1992): 348-356.
6. <http://ted.winamp.com/mpman/>
7. Byeong Gi Lee. A New Algorithm to Compute the Discrete Cosine Transform. IEEE Transactions on ASSP Assp-32 (December 1984): 1243-1245.
8. Wang Jianxin, Dong Zaiwang. A Fast Algorithm for Modified Discrete Cosine Transform. International Conference on Communication Technology Proceedings 1(1996): 445 –448.

9. N.Ahmed, T. Natarajan, and K. R. Rao. Discrete cosine transform". IEEE Transactions on Computer, C-23 (January 1974): 90-93.
10. ISO-9660. Information processing-Volume and file structure of CD-ROM for information interchange 1st edition (April 1988)
11. Texas Instrument Co., Ltd. TMS320c31 User's Guide J-Revision (October 1994).
12. Seymour Shlien. Guide to MPEG-1 Audio. IEEE Transactions on Broadcasting 40 (December 1994): 206-218.
13. E. Ambikairajah, A.G. Davis and W.T.K. Wong. Auditory masking and MPEG-1 audio compression. Electronics & Communication Engineering Journal (August 1997): 165-175.
14. Peter Noll. MPEG Digital Audio Coding. IEEE Signal processing magazine (September 1997): 59-81.


สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย





ภาคผนวก ก.

แผนภาพวงจรบอร์ตันแบบของเครื่องเล่นซีดีรอมระบบ MPEG-1 สัญญาณเสียงลำดับชั้นสาม

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย







Rev.	Rev. No.	Rev. Date	Rev. Description
1	1	1983-10-15	Initial Design
2	2	1983-10-20	Revised Design
3	3	1983-10-25	Final Design

ภาคผนวก ข.

เครื่องเล่นซีดีรอมตามมาตรฐาน ATAPI

มาตรฐาน ATAPI เป็นมาตรฐานที่เพิ่มเติมมาจากมาตรฐาน ATA หรือที่รู้จักกันทั่วไปว่า IDE ซึ่งถูกกำหนดขึ้นเพื่อให้เครื่องคอมพิวเตอร์ใช้ติดต่อกับอุปกรณ์สำหรับเก็บข้อมูลต่างๆ เช่น จานบันทึกแบบแข็ง (Harddisk), เครื่องเล่นซีดีรอม (CD-ROM Drive) ภายในมาตรฐานได้กำหนดวิธีการ (Protocol) ในการติดต่อ, ตำแหน่งและหน้าที่ของเรจิสเตอร์ที่ใช้ในการควบคุม

1. การจัดเรียงตำแหน่งและหน้าที่ต่างๆ ของขาควบคุม

ขาต่างๆ ของเครื่องเล่นซีดีรอมมีทั้งสิ้น 40 ขาซึ่งมีการจัดเรียงและชื่อดังแสดงในตารางที่ ข.1 และมีความหมายดังนี้

1.1 CS1FX- (Chip Select 1) ใช้สำหรับเลือกให้เป็นการอ่านหรือเขียนเข้าสู่เรจิสเตอร์คำสั่ง (Command Block Registers) (ดูตารางที่ ข.2)

1.2 CS3FX- (Chip Select 3) ใช้สำหรับเลือกให้เป็นการอ่านหรือเขียนเข้าสู่เรจิสเตอร์ควบคุม (Control Block Registers) (ดูตารางที่ ข.2)

1.3 DA2, DA1, DA0 (Device Address) ทั้งสามบิตนี้จะถูกสั่งโดยโฮสต์ (host) เพื่อเลือกว่าจะเข้าใช้เรจิสเตอร์ตัวใด

1.4 DASP- (Device active, device 1 present) ใช้ในกรณีที่ต่ออุปกรณ์ ATA หรือ ATAPI 2 ตัวบนสายชุดเดียวกัน สัญญาณจากขานี้จะบอกให้อุปกรณ์ที่ถูกตั้งค่าเป็น master ว่ามีอุปกรณ์อีกตัวที่ถูกตั้งค่าเป็น slave ต่ออยู่ด้วย

1.5 DD (15:0) (Device Data) เป็นบัลลข้อมูลขนาด 16 บิต ใช้รับส่งข้อมูลกับโฮสต์ โดยที่ 8 บิตล่างจะถูกใช้ในการเขียนหรืออ่านข้อมูลสำหรับเรจิสเตอร์ขนาด 8 บิต

1.6 DIOR- (Device I/O Read) เป็นสัญญาณสั่งอ่านข้อมูลโดยโฮสต์ ขอบขาลงของ DIOR- จะสั่งให้ตัวอุปกรณ์วางข้อมูล 16 บิตลงบน DD (15:0) และขอบขาขึ้นของสัญญาณจะเป็นการแลทซ์ค่าข้อมูลที่โฮสต์

1.7 DIOW- (Device I/O Write) เป็นสัญญาณสั่งเขียนข้อมูลโดยโฮสต์ ขอบขาขึ้นของสัญญาณจะแลทซ์ข้อมูลจากบัลลข้อมูลเข้าสู่ตัวอุปกรณ์

1.8 DMACK- (DMA acknowledge) ใช้สำหรับให้โฮสต์บอกอุปกรณ์ว่าได้เตรียมบัลลไว้สำหรับทำ DMA เรียบร้อยแล้ว

Signal name	Connector Contact		Signal name
RESET-	1	2	Ground
DD7	3	4	DD8
DD6	5	6	DD9
DD5	7	8	DD10
DD4	9	10	DD11
DD3	11	12	DD12
DD2	13	14	DD13
DD1	15	16	DD14
DD0	17	18	DD15
Ground	19	20	(keypin)
DMARQ	21	22	Ground
DIOW-	23	24	Ground
DIOR-	25	26	Ground
IORDY	27	28	CSEL
DMACK-	29	30	Ground
INTRQ	31	32	RESERVED
DA1	33	34	PDIAG-
DA0	35	36	DA2
CS0-	37	38	CS1-
DASP-	39	40	Ground

ตารางที่ ข.1 การจัดเรียงขาต่างๆ ของอุปกรณ์ที่มีการติดต่อตามมาตรฐาน ATAPI
(เครื่องหมายลบที่ต่อท้ายชื่อสัญญาณหมายถึงสัญญาณนั้นแอกทีฟที่ตรรกะ '0')

1.9 DMARQ (DMA request) ใช้สำหรับให้อุปกรณ์ร้องขอในการทำ DMA

1.10 INTRQ (device interrupt) เป็นขาที่ให้อุปกรณ์ขัดจังหวะการทำงานของโฮสต์

1.11 IORDY (I/O channel ready) ตัวอุปกรณ์จะใช้สัญญาณนี้บอกกับโฮสต์ว่าพร้อมที่จะเคลื่อนย้ายข้อมูลแล้ว

1.12 PDIAG- (passed diagnostics) ใช้ในกรณีที่มีการต่ออุปกรณ์สองตัวคือมาสเตอร์(master) และ สเลฟ (slave) ลงบนสายเส้นเดียวกัน สัญญาณนี้ตัวที่เป็นสเลฟจะใช้ในการบอกให้มาสเตอร์รู้ว่าพร้อมที่จะทำงานแล้ว

1.13 RESET- (Device Reset) โธสต์จะใช้สัญญาณนี้สั่งให้อุปกรณ์เข้าสู่ภาวะเริ่มต้นอีกครั้ง ซึ่งเรจิสเตอร์ทุกตัวจะถูกเคลียร์ และสถานะของอุปกรณ์จะกลับไปสู่สถานะเริ่มต้นอีกครั้ง

1.14 CSEL (Cable Select) ใช้เป็นตัวเลือกว่าจะให้อุปกรณ์นั้นเป็นมาสเตอร์ (master) หรือ สเลฟ (slave)

2. เรจิสเตอร์ภายใน

ภายในเครื่องเล่นซีดีรอมจะมีเรจิสเตอร์ต่างๆ ที่ใช้ทั้งรับคำสั่งจากภายนอกและส่งข้อมูลออกสู่ภายนอกทั้งสิ้น 18 ตัว แบ่งเป็นกลุ่มใหญ่ๆสองกลุ่มคือ Control Block Registers และ Command Block Registers ซึ่งมีทั้ง 16 บิตและ 8 บิต การเข้าถึงเรจิสเตอร์ในแต่ละกลุ่มถูกกำหนดด้วยขา CS1FX และ CS3FX แต่ละกลุ่มก็จะแบ่งย่อยออกไปอีก ซึ่งการเข้าถึงเรจิสเตอร์ย่อยในแต่ละกลุ่มกำหนดด้วยขา DA2, DA1 และ DA0 ตำแหน่งของเรจิสเตอร์แต่ละตัวแสดงดังตารางที่ ๒.2 และความหมายของบิตต่างๆ มีดังนี้

- *ATAPI Status Register (ATA Status Register)* ใช้สำหรับแสดงสถานะของอุปกรณ์โดยแต่ละบิตมีความหมายดังนี้

D7	D6	D5	D4	D3	D2	D1	D0
BSY	DRDY	DMA READY or DF	SERVICE or DSC	DRQ	CORR	Reserved	CHECK

บิตที่ 7 BSY (Busy) บิตนี้จะถูกเซตขณะที่อุปกรณ์กำลังทำคำสั่งที่โธสต์สั่งมา

บิตที่ 6 DRDY (Drive Ready) ใช้แสดงว่าอุปกรณ์พร้อมที่จะรับคำสั่งแล้ว

บิตที่ 5 DMA READY or DF ใช้แสดงว่าอุปกรณ์พร้อมที่จะเคลื่อนย้ายข้อมูลแบบ DMA แล้ว

บิตที่ 4 SERVICE or DSC บิตนี้จะถูกเซตเมื่ออุปกรณ์ต้องการคำสั่งบริการ (Service Command) ซึ่งจะถูกเคลียร์ก็ต่อเมื่อโฮสต์ได้ส่งคำสั่งบริการที่มีรหัส A2h มาให้

Addresses					Functions	
CS1FX	CS3FX	DA2	DA1	DA0	Read(DIOR-)	Write (DIOW-)
					Control Block Registers	
N	A	0	0	0	Floppy A Status	Unused
N	A	0	0	1	Floppy B Status	Unused
N	A	0	1	0	Unused	Floppy Digital Output Register
N	A	0	1	1	Floppy ID/Tape Control	RESERVED
N	A	1	0	0	Floppy Controller Status	RESERVED
N	A	1	0	1	Floppy Data Register	
N	A	1	1	0	Alternate ATAPI Status	Device Control
N	A	1	1	1	(Obsolete Register)	Not Used
					Command Block Registers	
A	N	0	0	0	Data	
A	N	0	0	1	ATAPI Error Register	ATAPI Features
A	N	0	1	0	ATAPI Interrupt Reason Register	Unused
A	N	0	1	1	Reserved For SAM TAG Byte	
A	N	1	0	0	ATAPI Byte Count Register (bits 0-7)	
A	N	1	0	1	ATAPI Byte Count Register (bits 8-15)	
A	N	1	1	0	Drive Select	
A	N	1	1	1	ATAPI Status	ATA Command

หมายเหตุ

A=Assert

N=Negate

ตารางที่ ข.2 เรจิสเตอร์ต่างๆ ที่มีอยู่ในอุปกรณ์ที่มาตรฐานแบบ ATAPI

บิตที่ 3 DRQ (Data Request) ใช้ในการบอกว่าอุปกรณ์พร้อมแล้วที่จะรับคำสั่งจากโฮสต์ อีกทั้งหากค่าในบิตนี้เป็น '1' จะหมายถึงค่าในเรจิสเตอร์ ATAPI Interrupt Reason มีค่าที่ถูกต้อง (valid) แล้ว ให้โฮสต์สามารถนำไปใช้งานได้

บิตที่ 2 CORR (Correctable Error Occurred) ใช้เมื่อมีการผิดพลาดในการประมวลผลกับคำสั่ง ซึ่งความผิดพลาดนี้ที่สามารถแก้ไขได้ด้วยตัวอุปกรณ์เอง

บิตที่ 0 CHECK หากมีถูกเซตแสดงว่ามีความผิดพลาดในการประมวลผลกับคำสั่งขึ้น ซึ่งผู้ใช้สามารถดูความผิดพลาดได้จาก Error Register

- ATAPI Error Register (ATA Error Register)

D7	D6	D5	D4	D3	D2	D1	D0
Sense Key				MCR	ABRT	EOM	ILI

บิตที่ 7-4 Sense Key เป็นรหัสบอกถึงสถานะของอุปกรณ์

บิตที่ 3 MCR (Media Change Requested)

บิตที่ 2 ABRT (Aborted Command)

บิตที่ 1 EOM (End Of Media Detected)

บิตที่ 0 ILI (Illegal Length Indication)

- ATAPI Feature Register (ATA Feature Register)

D7	D6	D5	D4	D3	D2	D1	D0
Reserved						OVER- LAP	DMA

บิตที่ 1 OVERLAP ใช้ในบอกว่าอุปกรณ์จะปล่อยให้บัสว่างก่อนที่จะมีการทำคำสั่งเสร็จสิ้น

บิตที่ 0 DMA ใช้บอกว่าข้อมูลในคำสั่งที่ส่งมาจากโฮสต์ที่เป็นกลุ่มข้อมูลนั้นจะส่งแบบ DMA

- ATAPI Byte Count Register (ATA Cylinder High/Low Register)

D7	D6	D5	D4	D3	D2	D1	D0
Byte Count (Bits 0-7)							
Byte Count (Bits 8-15)							

ค่าในเรจิสเตอร์นี้จะบอกถึงความยาวของข้อมูลที่ใช้ในการเคลื่อนย้ายจากโฮสต์ไปยังอุปกรณ์หรือจากอุปกรณ์ไปสู่อโฮสต์

- ATAPI Interrupt Reason Register (ATA Sector Count Register)

D7	D6	D5	D4	D3	D2	D1	D0
Reserved					RELEASE	IO	CoD

บิตที่ 0 CoD (Command or Data) เมื่อบิตนี้เป็นศูนย์ ข้อมูลที่จะส่งจะเป็นข้อมูลทั่วไปของผู้ใช้ หากเป็นหนึ่งแสดงว่าข้อมูลนั้นเป็นคำสั่ง

บิตที่ 1 IO ใช้บอกทิศทางของข้อมูลที่จะส่ง โดยทั้งสามบิตอันได้แก่ CoD, IO และ DRQ ซึ่งเป็นบิต D₃ ของ Status Register จะถูกนำมารวมกลุ่มกันเพื่อตีความดังนี้

	IO	DRQ	CoD	
	0	1	1	หมายถึงพร้อมที่จะรับคำสั่งที่เป็นกลุ่มข้อมูล (packet)
แล้ว	1	1	1	หมายถึงพร้อมที่จะส่งแมสเสจ (message) ไปยังโฮสต์แล้ว (ยังไม่มีการทำงานในปัจจุบัน)
	1	1	0	หมายถึงพร้อมที่จะส่งข้อมูลกลับสู่อโฮสต์แล้ว
	0	1	0	หมายถึงพร้อมที่จะรับข้อมูลจากโฮสต์แล้ว
	1	0	1	หมายถึงสามารถอ่านค่าใน Status Register ได้แล้ว

- ATAPI Drive Select Register (ATA Drive/Head Select Register)

D7	D6	D5	D4	D3	D2	D1	D0
1	Reserved	1	DRV	Reserved for SAM LUN			

บิตที่ 4 DRV เรจิสเตอร์นี้จะใช้ในการเลือกว่าจะรับส่งข้อมูลหรือคำสั่งกับอุปกรณ์ที่ 0 (master) (DRV=0) หรือว่าอุปกรณ์ที่ 1 (Slave) (DRV=1)

- ATAPI Device Control Register (ATA Device Control Register)

D7	D6	D5	D4	D3	D2	D1	D0
Reserved				1	SRST	nIEN	0

บิตที่ 2 SRST (Software Reset) ใช้ในการทำซอฟต์แวร์รีเซ็ต

บิตที่ 1 nIEN ใช้ในการอินทิเนตเปิดการใช้งานขา INTRQ หรือไม่ หาก nIEN=0 ขา INTRQ ก็จะถูกใช้งาน

3. ชุดคำสั่งที่จำเป็นต้องใช้

เนื่องจากคำสั่งต่างๆ ที่ใช้ในการสั่งงานและควบคุมการทำงานของเครื่องเล่นซีดีรอมมีมากมายหลายสิบคำสั่ง ดังนั้นจึงจะขอกล่าวถึงเฉพาะคำสั่งที่มีการใช้ในงานวิจัยนี้เท่านั้น สำหรับคำสั่งอื่นๆ สามารถดูได้จาก [2] คำสั่งที่ใช้ในงานวิจัยนี้มีเพียง 2 คำสั่งเท่านั้นคือ

1. คำสั่ง START/STOP เราใช้คำสั่งนี้ในการสั่งเปิด/ปิดถาดใส่แผ่นซีดีรอม และสั่งให้เครื่องหยุดหมุนแผ่นซีดีรอมหลังจากที่อ่านข้อมูลเสร็จแล้ว คำต่างๆ ในกลุ่มข้อมูล (packet) แสดงดังตารางที่ ๓.3 และความหมายของแต่ละพารามิเตอร์แสดงดังตารางที่ ๓.4
2. คำสั่ง READ(10) คำสั่งในการอ่านข้อมูลในมาตรฐานนี้จะมี 2 แบบคือ READ(10) และ READ(12) ซึ่งจะแตกต่างกันตรง Operation Code และ Transfer Length ซึ่งคำสั่ง READ(12) สามารถกำหนดในส่วนของ Transfer Length ได้ 4 ไบต์ ในขณะที่คำสั่ง READ(10) จะกำหนดในส่วนนี้ได้เพียง 2 ไบต์ ดังแสดงในตารางที่ ๓.5 เนื่อง

จากในงานวิจัยนี้เราจะอ่านข้อมูลที่ละ 1 บล็อกขนาด 2048 ไบต์เสมอ ดังนั้นจึงเลือกใช้คำสั่ง READ(10) โดยจะกำหนดให้ส่วน Transfer Length เป็น 1 เสมอ

Bit Byte	7	6	5	4	3	2	1	0
0	Operation code (1Bh)							
1	Reserved							Immed
2	Reserved							
3	Reserved							
4	Reserved						LoEj	Start
5	Reserved							
6	Reserved							
7	Reserved							
8	Reserved							
9	Reserved							
10	Reserved							
11	Reserved							

ตารางที่ ๑.3 กลุ่มข้อมูล (packet) ของคำสั่ง Start/Stop Unit

LoEj	Start	Operation to be Performed
0	0	Stop the Disc
0	1	Start the Disc and read the TOC
1	0	Eject the Disc if possible
1	1	Load the Disc (Close Tray)

ตารางที่ ๑.4 ความหมายของบิต LoEj และ Start

4. ขั้นตอนการสั่งงานเครื่องเล่นซีดีรอม

ในการติดต่อกับเครื่องเล่นซีดีรอมจะมีหลายรูปแบบ แต่ในงานวิจัยครั้งนี้ใช้คำสั่งเพียงสองคำสั่งเท่านั้น ซึ่งคำสั่ง READ(10) นี้จะติดต่อกับเครื่องเล่นซีดีรอมในโหมด PIO Data In to Host มีขั้นตอนในการสั่งงานดังนี้

Bit Byte	7	6	5	4	3	2	1	0
0	Operation Code (28h)							
1	Reserved							
2	Logical Block Address							
3								
4								
5								
6	Reserved							
7	Transfer Length							
8								
9	Reserved							
10	Reserved							
11	Reserved							

ตารางที่ ข.5.กลุ่มข้อมูล (packet)ของคำสั่ง Start/Stop Unit

1. โหลดรอกให้ BSY=0 และ DRQ=0 จากนั้นก็เขียนค่าต่างๆ ลงในเรจิสเตอร์ Features, Byte Count and Drive/Head registers
2. โหลดเขียนรหัสคำสั่งว่าจะส่งคำสั่งเป็นกลุ่มข้อมูลด้วยค่า ADh ลงใน Command Register
3. อุปกรณ์จะเซต BSY
4. เมื่ออุปกรณ์พร้อมที่จะรับคำสั่งแล้วก็จะเซต CoD และเคลียร์ IO ซึ่ง DRQ จะแอกทีฟพร้อมๆ หรือก่อนการไม่แอกทีฟของ BSY ซึ่งบางอุปกรณ์ก็จะแอกทีฟขา INTRQ ด้วย
5. หลังจากที่โฮสต์พบว่าการแอกทีฟของ CoD แล้ว ก็ให้เขียนกลุ่มข้อมูล (packet) จำนวน 12 ไบต์ (6 words) ลงในเรจิสเตอร์ Data
6. ตัวอุปกรณ์จะทำขั้นตอนนี้ เคลียร์ DRQ, เซต BSY, อ่านค่าในเรจิสเตอร์ Features, Byte Count และเตรียมพร้อมที่จะส่งข้อมูลไปยังโฮสต์
7. เมื่อข้อมูลพร้อมที่จะส่งแล้ว อุปกรณ์จะส่งค่าความยาวของข้อมูลที่จะส่งไปยังเรจิสเตอร์ Cylinder High และ Cylinder Low, เซต IO และเคลียร์ CoD, เซต DRQ และเคลียร์ BSY, และ เซต INTRQ ตามลำดับ

8. หลังจากที่โฮสต์ตรวจจบการอินเทอร์รัพต์ผ่านทางขา INTRQ ได้แล้ว ก็จะอ่านค่า DRQ ในเรจิสเตอร์สถานะ โดยที่หาก DRQ=0 แสดงว่าเกิดความผิดพลาดในการประมวลผลคำสั่งในตัวอุปกรณ์เองและคำสั่งทั้งหมดจะถูกยกเลิก หาก DRQ=1 ให้โฮสต์อ่านค่าความยาวของข้อมูลที่จะถูกส่งออกมาผ่านทางเรจิสเตอร์ Cylinder High และ Cylinder Low จากนั้นให้อ่านข้อมูลที่ต้องการผ่านทางเรจิสเตอร์ข้อมูล (Data Register)
9. อุปกรณ์เคลียร์ DRQ
10. เมื่ออุปกรณ์พร้อมที่จะรายงานสถานะการส่งข้อมูลแล้วก็จะเซต CoD, IO, DRDY จากนั้นจะแอกทีฟ INTRQ และเคลียร์ BSY, DRQ ตามลำดับ
11. หลังจากโฮสต์ตรวจจบการอินเทอร์รัพต์ผ่านทางขา INTRQ ได้แล้วก็จะอ่านค่าผลการประมวลผลคำสั่งจากเรจิสเตอร์สถานะ หากมีความผิดพลาดเกิดขึ้นก็ให้อ่านรหัสความผิดพลาดได้จากเรจิสเตอร์ Error

ส่วนคำสั่ง START/STOP Unit นั้นจะอยู่ในโหมด Non-data Commands ซึ่งมีขั้นตอนการสั่งงานดังนี้

1. โฮสต์รอให้ BSY=0 และ DRQ=0 จากนั้นก็เขียนค่าต่างๆ ลงในเรจิสเตอร์ Features, Byte Count and Drive/Head registers
2. โฮสต์เขียนรหัสคำสั่งว่าจะส่งคำสั่งเป็นกลุ่มข้อมูลด้วยค่า A0h ลงใน Command Register
3. อุปกรณ์จะเซต BSY
4. เมื่ออุปกรณ์พร้อมที่จะรับคำสั่งแล้วก็จะเซต CoD และเคลียร์ IO ซึ่ง DRQ จะแอกทีฟพร้อมๆ หรือก่อนการไม่แอกทีฟของ BSY ซึ่งบางอุปกรณ์ก็จะแอกทีฟขา INTRQ ด้วย
5. หลังจากที่โฮสต์พบว่ามีแอกทีฟของ CoD แล้ว ก็ให้เขียนกลุ่มข้อมูล (packet) จำนวน 12 ไบต์ (6 words) ลงในเรจิสเตอร์ Data
6. ตัวอุปกรณ์จะเซต BSY และเริ่มต้นทำตามคำสั่ง
7. เมื่ออุปกรณ์พร้อมที่จะรายงานสถานะการส่งข้อมูลแล้วก็จะเซต CoD, IO, DRDY จากนั้นจะแอกทีฟ INTRQ และเคลียร์ BSY, DRQ ตามลำดับ

8. หลังจากโฮสต์ตรวจจับการอินเตอร์รัพต์ผ่านทางขา INTRQ ได้แล้วก็จะอ่านค่าผลการประมวลผลคำสั่งจากเรจิสเตอร์สถานะ หากมีความผิดพลาดเกิดขึ้นก็ให้อ่านรหัสความผิดพลาดได้จากเรจิสเตอร์ Error



สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย



ประวัติผู้เขียน

นายพิเชฐ พชรรุ่งเรือง เกิดวันที่ 17 ธันวาคม พ.ศ. 2518 ที่กรุงเทพมหานคร สำเร็จการศึกษาปริญญาตรีวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า จากจุฬาลงกรณ์มหาวิทยาลัย ในปีการศึกษา 2539 และเข้าศึกษาต่อในหลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า ที่จุฬาลงกรณ์มหาวิทยาลัย เมื่อ พ.ศ. 2540 ในระหว่างการศึกษาระดับมหาบัณฑิตนี้ได้รับทุนการศึกษาจากโครงการ "ศิษย์ก้นกุฏิ" ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย



สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย