Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/47929
Title: การวิเคราะห์สมรรถนะของการสวิตช์กลุ่มข้อมูลสามเส้นทางชนิด N x N แบบไม่มีการติดขัดภายในที่มีความสามารถในการจัดเรียงลำดับกลุ่มข้อมูล
Other Titles: Performance analysis of a three-path,N x N nonblocking packet switch with resequencing capability
Authors: วีระชัย เชาว์กำเนิด
Advisors: ประสิทธิ์ ประพิณมงคลการ
Other author: จุฬาลงกรณ์มหาวิทยาลัย. บัณฑิตวิทยาลัย
Advisor's Email: ไม่มีข้อมูล
Subjects: การสวิตช์กลุ่มข้อมูล
ระบบสื่อสารข้อมูล
Issue Date: 2539
Publisher: จุฬาลงกรณ์มหาวิทยาลัย
Abstract: วิทยานิพนธ์นี้ศึกษาระบบการสวิตช์กลุ่มข้อมูลที่นำมาใช้ในโครงข่ายสื่อสารโทรคมนาคม ปัจจุบันสำหรับให้กลุ่มข้อมูลที่เข้ามาด้านขาเข้าส่งผ่านไปยังปลายทาง บางครั้งยังเกิดปัญหาการติดขัดภายในอุปกรณ์สวิตช์เสนอวิธีการนำทฤษฎีของแถวคอยแบบ M/M/C มาประยุกต์ใช้เป็นเส้นทางผ่านภายในอุปกรณ์สวิตช์ เพื่อแก้ปัญหาการติดขัดภายในของกลุ่มข้อมูลที่หัวแถวคอยที่ต้องการออกปลายทางเดียวกันให้สามารถผ่านไปยังปลายทางได้ครั้งละจำนวน C หน่วยในขณะเวลาเดียวกันโดยใช้วิธีการจัดแบบจำลองเส้นทางสวิตช์ให้ทำงานแบบเรียงลำดับเข้าก่อนออกก่อน (First In First Out, FIFO) และการทำงานแบบสุ่ม (Random Order of Service ROS) และยังได้ศึกษาเวลาที่ใช้ในการจัดเรียงลำดับกลุ่มข้อมูลที่ปลายทางก่อนส่งไปยังจุดถัดไป แบบจำลองเส้นทางสวิตช์ที่เสนอในวิทยานิพนธ์นี้ เวลาตอบสนองของระบบสามารถคำนวณได้เมื่อกำหนดให้เส้นทางสวิตช์มีจำนวน C=3 จ่ายภาระงานให้กับระบบ 50% และจัดเส้นทางแบบเข้าก่อนออกก่อน เวลารวม (เวลาที่ส่งกลุ่มข้อมูลจากต้นทางไปยังปลายทางบวกกับเวลาการจัดเรียงลำดับกลุ่มข้อมูล) ให้ C=1, เวลารวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 2.5% ในกรณี C=2, 3 เวลารวมที่ระบบใช้จะเท่ากับเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ส่วนการจัดแบบสุ่ม ให้ C=1 เวลารวมที่ระบบใช้มากกว่าเวลาที่ระบบใช้เมื่อยังไม่มีการจัดเรียงลำดับกลุ่มข้อมูล ประมาณ 8.5% และ C=2, 3 เวลา รวมที่ระบบใช้จะมากกว่าเวลาที่ระบบใช้เมื่อไม่มีการจัดเรียงลำดับกลุ่มข้อมูลประมาณ 1.1%
Other Abstract: This dissertation is a study on the packet switch system to be used in communication networks nowadays, for delivering the packets from the source to the destination Even though the congestion of the packet problem still occurs, which leads to the theory of a general model M/M/C queue for the switch path application to be adapted for solving congestion problems when the packets at the head-of-line position have the same destination. To make these packets pass through C paths simultaneously, two disciplines for the switching path apply: The First In First Out (FIFO) and the Random Order of Rervice (ROS); also the study is done on the resequencing delay at the destination. The response time of the system is calculated by the proposed method in this study. It is assumed that C has three switch paths working 50% under the offered load. In the case of the FIFO method with C=1, the total delay (the time spent for sending packets from the source to the destination plus resequencing delay is about 2.5% longer than the system response time without resequencing delay. And if C = 2, 3, the total delay and the system response time are equal. In the ROS method at C = 1, the total delay is about 8.5% longer than the system response time; and when C = 2, 3, the total delay is about 1.1% longer than system response time.
Description: วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2539
Degree Name: วิศวกรรมศาสตรมหาบัณฑิต
Degree Level: ปริญญาโท
Degree Discipline: วิศวกรรมไฟฟ้า
URI: http://cuir.car.chula.ac.th/handle/123456789/47929
ISBN: 9746331655
Type: Thesis
Appears in Collections:Grad - Theses

Files in This Item:
File Description SizeFormat 
Weerachai_ch_front.pdf896.2 kBAdobe PDFView/Open
Weerachai_ch_ch1.pdf421.46 kBAdobe PDFView/Open
Weerachai_ch_ch2.pdf1.4 MBAdobe PDFView/Open
Weerachai_ch_ch3.pdf751.35 kBAdobe PDFView/Open
Weerachai_ch_ch4.pdf987.5 kBAdobe PDFView/Open
Weerachai_ch_ch5.pdf983.92 kBAdobe PDFView/Open
Weerachai_ch_ch6.pdf276.74 kBAdobe PDFView/Open
Weerachai_ch_back.pdf806.67 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.