1. CUIR at Chulalongkorn University
  2. Faculty and Institute
  3. Faculty of Engineering - Eng
  4. Eng - Theses
Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/60851
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorเกริก ภิรมย์โสภา-
dc.contributor.authorภาสกร ทองสันตติ์-
dc.contributor.otherจุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์-
dc.date.accessioned2018-12-03T03:00:11Z-
dc.date.available2018-12-03T03:00:11Z-
dc.date.issued2559-
dc.identifier.urihttp://cuir.car.chula.ac.th/handle/123456789/60851-
dc.descriptionวิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2559-
dc.description.abstractในงานวิจัยนี้ผู้วิจัยได้นำเสนอการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์ (SDIPC) ซึ่งเป็นการประยุกต์ใช้ข่ายงานที่กำหนดได้ด้วยซอฟต์แวร์ (SDN) เพื่อใช้สื่อสารข้อมูลในระดับล่างหรือระดับพื้นฐานระหว่างหน่วยประมวลผล และเพื่อที่จะนำหลักการของ SDIPC ให้สามารถใช้งานได้จริง ผู้วิจัยได้นำเสนอการสื่อสารแบบหนึ่งอนุกรมสองทาง (FullDOSC) ซึ่งเป็นแพลตฟอร์มที่ใช้เพียงหนึ่งส่วนต่อประสานแบบอนุกรม การสื่อสารแบบหนึ่งอนุกรมสองทางนี้จะช่วยลดปัญหาในข้อจำกัดทางด้านฮาร์ดแวร์ของระบบโดยเฉพาะระบบฝังตัว (Embedded System) นอกจากนั้นผู้วิจัยได้ทำการออกแบบภาษาเฉพาะงาน (DSL) เรียกว่าภาษา FullDOSC Routing Language (FRL) เพื่อที่จะทำให้การสื่อสารสามารถกำหนดเพื่อเปลี่ยนแปลงได้ ในช่วงเวลาทำงาน และผู้วิจัยก็ได้ทำการดัดแปลงภาษา FRL เรียกว่า modified FRL (mFRL) เพื่อรองรับความต้องการมากขึ้น ผู้วิจัยได้พิสูจน์ความสามารถของภาษา และทำการนำใช้ใน FPGA โดยใช้ภาษา Verilog HDL เพื่อเป็นการแสดงการทำงานในการจำลองและนำไปใช้งานฮาร์ดแวร์จริง และแสดงถึงความยืดหยุ่นและความสามารถในการนำกลับมาใช้ใหม่สำหรับระบบฝังตัว-
dc.description.abstractalternativeWe presented Software-Defined Inter-Processor Communication (SDIPC), an application of Software-Define Network (SDN) to low-level communication of processors. To implement the concept of SDIPC, we presented Full-Duplex One Serial Communication (FullDOSC) as a platform that uses only one serial interface of processors which aims to alleviate hardware constraints. This, couple with our proposed DSL, FullDOSC Language (FRL), allows the communication channel to be dynamically reprogrammed at runtime. Then we also proposed and modified version of FRL (mFRL) to support more requirements.   We validate our prototype using FPGA and coding on Verilog HDL for simulation and implementation on physical hardware. The prototype shows that SDPIC provides flexible and reusable communication for embedded systems.-
dc.language.isoth-
dc.publisherจุฬาลงกรณ์มหาวิทยาลัย-
dc.relation.urihttp://doi.org/10.58837/CHULA.THE.2016.978-
dc.rightsจุฬาลงกรณ์มหาวิทยาลัย-
dc.subjectเครือข่ายคอมพิวเตอร์-
dc.subjectระบบสื่อสารข้อมูล-
dc.subjectComputer networks-
dc.subjectData transmission systems-
dc.titleการสื่อสารแบบหนึ่งอนุกรมสองทางสำหรับการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์-
dc.title.alternativeFullDOSC : a software-defined inter-processor communication-
dc.typeThesis-
dc.degree.nameวิศวกรรมศาสตรมหาบัณฑิต-
dc.degree.levelปริญญาโท-
dc.degree.disciplineวิศวกรรมคอมพิวเตอร์-
dc.degree.grantorจุฬาลงกรณ์มหาวิทยาลัย-
dc.subject.keywordFIELD PROGRAMMABLE GATE ARRAY (FPGA)-
dc.subject.keywordINTER-PROCESSOR COMMUNICATION (IPC)-
dc.subject.keywordSOFTWARE-DEFINED NETWORK (SDN)-
dc.subject.keywordDOMAIN SPECIFIC LANGUAGE-
dc.subject.keywordEMBEDDED SYSTEM-
dc.subject.keywordSOFTWARE-DEFINED INTER-PROCESSOR COMMUNICATION (SDIPC)-
dc.subject.keywordFULL-DUPLEX ONE SERIAL COMMUNICATION (FULLDOSC)-
dc.subject.keywordEngineering-
dc.identifier.DOI10.58837/CHULA.THE.2016.978-
Appears in Collections:Eng - Theses

Files in This Item:
File Description SizeFormat 
5770559021.pdf3.95 MBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.