Please use this identifier to cite or link to this item:
https://cuir.car.chula.ac.th/handle/123456789/62795
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | สุยุชน์ สัตยประกอบ | - |
| dc.contributor.advisor | บุญชัย โสวรรณวณิชกุล | - |
| dc.contributor.author | สุเมธ อังคะศิริกุล | - |
| dc.contributor.other | จุฬาลงกรณ์มหาวิทยาลัย. บัณฑิตวิทยาลัย | - |
| dc.date.accessioned | 2019-08-27T08:16:47Z | - |
| dc.date.available | 2019-08-27T08:16:47Z | - |
| dc.date.issued | 2537 | - |
| dc.identifier.isbn | 9745844012 | - |
| dc.identifier.uri | http://cuir.car.chula.ac.th/handle/123456789/62795 | - |
| dc.description | วิทยานิพนธ์ (วท.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2537 | - |
| dc.description.abstract | งานวิจัยนี้มีวัตถุประสงค์เพื่อศึกษาทฤษฎีเบื้องต้นของวงจรรวมและการออกแบบวงจรรวม การออกแบบวงจรอิเล็กทรอนิกส์เพื่อจัดสร้างวงจรให้ทำกระบวนการจัดการโครงสร้างข้อมูลแถวคอยแทนการใช้กระบวนการทางซอฟต์แวร์ และยกตัวอย่างการใช้งาน นำวงจรจัดการแถวคอยไปออกแบบเป็นวงจรรวมขนาดใหญ่มาก ทดสอบการทำงานวงจรรวมโดยวิธีจำลองการทำงาน ในการดำเนินการวิจัยได้ออกแบบวงจรอิเล็กตรอนิกส์เพื่อจัดการข้อมูลแถวคอย ทดสอบการทำงานโดยใช้โปรแกรมจำลองการทำงานทางลอจิกออแคต ออกแบบวงจรรวมจัดการแถวคอยเป็นวงจรรวม 3 ประเภทได้แก่ อุปกรณ์เกทอาเรย์ที่โปรแกรมได้ไซลิง วงจรรวมเซมิคัสตอมที่ใช้เซลมาตรฐานของแฮริสเอสซี 3000 และวงจรรวมฟูลคัสตอมโดยใช้โปรแกรมช่วยออกแบบเซอแคดทู ทดสอบการทำงานโดยใช้ส่วนคำสั่งจำลองการทำงานของโปรแกรมช่วยออกแบบภายใต้สภาวะการทำงานที่กำหนด จัดส่งวงจรรวมเซมิคัสตอมที่ใช้เซลมาตรฐานไปทำการเจือสารจริงที่โรงงานเจือสารในประเทศออสเตรเลีย นอกจากนี้ได้แสดงการประยุกต์ใช้วงจรจัดการแถวคอยโดยได้ออกแบบวงจรอิเล็กตรอนิกส์และวงจรรวมอุปกรณ์เกทอาเรย์ที่โปรแกรมได้ไซลิงเป็นวงจรปรินเตอร์สปูลเลอร์เพื่อเป็นตัวอย่างด้วย ผลของการดำเนินโครงการวิจัยได้ผลจากการจำลองการทำงานตรงตามข้อระบุในการออกแบบ รวมทั้งการทำงานของวงจรรวมเซมิคัสตอมที่ได้เจือสารนั้นใช้งานได้ตามข้อระบุด้วย ผู้วิจัยได้ทำการเปรียบเทียบการใช้งานวงจรรวมแต่ละชนิดในด้านระดับความซับซ้อนของการออกแบบ ระยะเวลาที่ใช้ในการออกแบบและจัดสร้าง ค่าใช้จ่ายเพื่อการจัดสร้างอุปกรณ์ต้นแบบ และได้เสนอข้อคิดเห็นสำหรับความเหมาะสมในการใช้วงจรรวมแต่ละชนิดในตอนท้าย | - |
| dc.description.abstractalternative | The objectives of this project are to study the principle of the integrated circuit (IC) and the integrated circuit theory, design the electronic circuit for building the queuing data structure management algorithm instead of using software process, implement the algorithm on application specific IC and test the algorithm on the computer simulation process. The research designs the electronic circuit for managing the queuing data. The experimental test is done by using the ORCARD program to build the logic simulation model. The circuit is implemented into 3 categories, gate array, semi-custom. First, the gate array is designed by using XILINX field programmable gate array. Second, The semi-custom IC is designed by using the Harris SC 3000 standard cell and lastly, the full-custom IC is designed by using CIRCAD II software under the CMOS 1.5 micron double metal technology. The simulations of the operations for each category under the same conditions are tested. The semi-custom IC which is used Harris SC 3000 standard cell is sent to be fabricated in Australia. The research is also applied the algorithm to use as printer spooler. The results from the research are as expected. The comparisons of the complexity of the design, time needed for designing and prototype building, cost of building the prototype and concluding remarks are also commented in the paper. | - |
| dc.language.iso | th | - |
| dc.publisher | จุฬาลงกรณ์มหาวิทยาลัย | - |
| dc.rights | จุฬาลงกรณ์มหาวิทยาลัย | - |
| dc.subject | วงจรรวม | - |
| dc.subject | วงจรรวม -- วงจรรวมความจุสูงมาก | - |
| dc.subject | ทรานซิสเตอร์ | - |
| dc.subject | การออกแบบวงจรอิเล็กทรอนิกส์ | - |
| dc.subject | Integrated circuits | - |
| dc.subject | Integrated circuits -- Very large scale integration | - |
| dc.subject | Transistors | - |
| dc.subject | Electronic circuit design | - |
| dc.title | การออกแบบวงจรรวมขนาดใหญ่มากเพื่อจัดการข้อมูลแถวคอย | - |
| dc.title.alternative | VLSI design for queue management | - |
| dc.type | Thesis | - |
| dc.degree.name | วิทยาศาสตรมหาบัณฑิต | - |
| dc.degree.level | ปริญญาโท | - |
| dc.degree.discipline | วิทยาศาสตร์คอมพิวเตอร์ | - |
| dc.degree.grantor | จุฬาลงกรณ์มหาวิทยาลัย | - |
| Appears in Collections: | Grad - Theses | |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Sumet_an_front_p.pdf | 9.08 MB | Adobe PDF | View/Open | |
| Sumet_an_ch1_p.pdf | 4.12 MB | Adobe PDF | View/Open | |
| Sumet_an_ch2_p.pdf | 26.09 MB | Adobe PDF | View/Open | |
| Sumet_an_ch3_p.pdf | 9.27 MB | Adobe PDF | View/Open | |
| Sumet_an_ch4_p.pdf | 22.95 MB | Adobe PDF | View/Open | |
| Sumet_an_ch5_p.pdf | 24.69 MB | Adobe PDF | View/Open | |
| Sumet_an_ch6_p.pdf | 12.04 MB | Adobe PDF | View/Open | |
| Sumet_an_ch7_p.pdf | 1.97 MB | Adobe PDF | View/Open | |
| Sumet_an_back_p.pdf | 3.53 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.