



การพัฒนาเครื่องไมโครคอมพิวเตอร์ จาก Z-80
ไมโครโปรเซสเซอร์

โดย

บุญชัย ไสวรรณวิษกุล

โครงการวิจัย เลขที่ 52-GER-2523
ทุนส่งเสริมการวิจัยวิศวกรรมศาสตร์

สถาบันวิจัยและพัฒนาของคณะวิศวกรรมศาสตร์
คณะวิศวกรรมศาสตร์
จุฬาลงกรณ์มหาวิทยาลัย
กรุงเทพฯ ๙

ทศ
วศ 15
001834

กุมภาพันธ์ 2525

สถาบันวิจัยและพัฒนาของคณะวิศวกรรมศาสตร์ไม่รับผิดชอบต่อผลเสียใดๆ อันอาจ
เกิดจากการนำความคิดเห็นในเอกสารฉบับนี้ไปใช้ ความคิดเห็นที่ปรากฏในเอกสาร
เป็นความคิดเห็นของผู้เขียนซึ่งไม่จำเป็นต้องเป็นความคิดเห็นของสถาบันฯ


สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

การพัฒนาเครื่องไมโครคอมพิวเตอร์จาก z-80 ไมโครโปรเซสเซอร์

โดย

อาจารย์บุญชัย โสวรรณวุฒิขกุล

วุฒิ วค.บ (จุฬา)



โครงการวิจัยเลขที่ 52-GER-2523

ทุนส่งเสริมการวิจัยวิศวกรรมศาสตร์

สถาบันวิจัยและพัฒนาของคณะวิศวกรรมศาสตร์

คณะวิศวกรรมศาสตร์

จุฬาลงกรณ์มหาวิทยาลัย

กรุงเทพฯ

กุมภาพันธ์ 2525

สถาบันวิจัยและบริการ
จุฬาลงกรณ์มหาวิทยาลัย

กิติกรรมประกาศ

ขอขอบคุณ สถาบันวิจัยและพัฒนาของคณะวิศวกรรมศาสตร์
จุฬาลงกรณ์มหาวิทยาลัย ที่ได้ให้ทุนสนับสนุนการวิจัย และภาควิชาวิศวกรรมคอมพิวเตอร์
คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ที่ได้ให้ยืมอุปกรณ์ เครื่องมือ และ
สถานที่ที่ใช้ทำการวิจัยจนสำเร็จ และผู้ช่วยศาสตราจารย์สุยุขน์ สัตยประกอบ ที่ได้
คำแนะนำ ปรึกษามาโดยตลอด



สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

สารบัญ



บทที่	เรื่อง	หน้า
1	บทนำ	1
2	การออกแบบระบบเป็นบล็อกไดอะแกรม	4
3	การออกแบบหน่วยประมวลผลกลาง	7
4	การออกแบบระบบหน่วยความจำ	12
5	การออกแบบหน่วยอินพุตและเอาต์พุต	18
6	การออกแบบวงจรโปรแกรม EPROM	21
7	การเขียนโปรแกรมมอนิเตอร์	23
8	สรุปผลและข้อเสนอแนะ	27

ภาคผนวก

- ก. วงจรส่วนต่างๆ ของระบบ
- ข. รายละเอียดของโปรแกรมมอนิเตอร์

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

เลขที่ ๑๗
เลขหมู่ กค 15
เลขทะเบียน ๕๐18๓4
วันเดือนปี 13 มีค. ๕7

ภาพประกอบ

หน้า

บทที่ 1		
1.1	CP System Board	2
บทที่ 2		
2.1	Computer System Block Diagram	4
2.2	บล็อกไดอะแกรมของ CP System Board	6
บทที่ 3		
3.1	วงจรสร้างสัญญาณนาฬิกา	7
3.2	วงจรสร้างสัญญาณรีเซ็ต	8
3.3	วงจรสร้างสัญญาณ NMI	9
3.4	วงจร Hardware Jump	10
บทที่ 4		
4.1	วงจรถอดรหัสให้กับหน่วยความจำกึ่งถาวร	12
4.2	ตารางเวลาการ Fetch Instruction	14
4.3	วงจรถอดรหัสรีเฟรชและมัลติเพล็กซ์ สำหรับ Dynamic RAM	15
4.4	วงจรสร้างสัญญาณเพื่อขับบัลข้อมูลของหน่วยความจำ	17
บทที่ 5		
5.1	วงจรถอดรหัสหน่วยอินพุตและเอาทพุต	19
บทที่ 7		
7.1	ผังงานของโปรแกรมมอนิเตอร์	25-26

บทคัดย่อ

การวิจัยนี้เสนอการนำไมโครโปรเซสเซอร์ Z-80 มาประกอบกับหน่วยความจำ และวงจรรีโมตคอนโทรล เพื่อสร้างเครื่องไมโครคอมพิวเตอร์ที่มีประสิทธิภาพสูง เชื่อถือได้ และราคาถูก โดยแบ่งออกเป็น 2 ส่วน คือ ฮาร์ดแวร์ และซอฟต์แวร์

ส่วนประกอบของฮาร์ดแวร์ ประกอบด้วย ซีพียู Z-80 ซึ่งมีบัสข้อมูล 8 บิต และบัสแอดเดรส 16 บิต ดังนั้น ซีพียูนี้จึงสามารถต่อกับหน่วยความจำได้สูงสุด 64 กิโลไบต์ หน่วยความจำที่ใช้มี 2 ชนิด ชนิดแรกเป็นหน่วยความจำถาวร (TMS 2532) มีขนาดตัวละ 4 กิโลไบต์ สามารถนำมาต่อได้ 4 ตัว เพื่อใช้เก็บโปรแกรมมอนิเตอร์ ดังนั้นโปรแกรมมอนิเตอร์ จึงมีได้สูงสุด 16 กิโลไบต์ ชนิดที่สองเป็นหน่วยความจำชั่วคราว ชนิด Dynamic Ram (TMS 4116) มีขนาดตัวละ 16 กิโลบิต จึงต้องใช้จำนวน 32 ตัว เพื่อต่อให้ได้ครบ 64 กิโลไบต์ ใช้สำหรับเก็บโปรแกรม และข้อมูลของผู้ใช้ จะสังเกตเห็นว่าหน่วยความจำที่ใช้ในระบบนี้มีรวมกันถึง 80 กิโลไบต์ ซึ่งเป็นเทคนิคอย่างหนึ่งของการวิจัยเพื่อเพิ่มขีดความสามารถของซีพียู สำหรับวงจรรีโมตคอนโทรล มี 3 ช่อง ช่องที่หนึ่งเป็นช่องสัญญาณอนุกรม แบบ RS-232C ใช้สำหรับติดต่อกับเทอร์มินัล ช่องที่สองเป็นช่องสัญญาณอนุกรมทั้งแบบ RS-232C และ Current Loop ดังนั้นช่องสัญญาณนี้จึงใช้ติดต่อกับ TTL หรือ Printer ที่ใช้ RS-232C หรือ Current Loop ก็ได้ ช่องที่สามเป็นช่องสัญญาณขนานแบบ TTL ใช้เพื่อติดต่อกับ Printer นอกจากนี้ยังมีวงจรเพื่อใช้โปรแกรม EPROM 2532 อีกด้วย โดยฮาร์ดแวร์ ทั้งหมดนี้สร้างขึ้นอยู่บนแผ่นพิมพ์ขนาด 28 x 29 ซม. เพียงแผงเดียวเท่านั้น และยังมีที่เหลือพอที่ใช้สร้างวงจรรีโมตคอนโทรลกับ Floppy Disk ต่อไป

ในอนาคต

ส่วนที่เป็นซอฟต์แวร์คือโปรแกรมมอนิเตอร์ เป็นโปรแกรมการจัดการของ
เครื่องเพื่ออำนวยความสะดวกให้ผู้ใช้สามารถบ้นโปรแกรมภาษาเครื่องเข้าทางเทอร์
มินัล และยังสามารถที่จะแก้ไข หรือเอ็กซิคิวท์โปรแกรมได้

เครื่องที่สร้างขึ้นมานี้มีชื่อเรียกว่า "CP System Board"



สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

Abstract

This research describes the design of a microcomputer system consisting of a Z-80 microprocessor , a memory system and interface circuits. The aim is to build a microcomputer system with high performance, high reliability and low cost. The system consists of 2 parts, namely, the hardware and the software.

The hardware consists of Z-80 microprocessor as the CPU. It has 8-bit data bus and 16-bit address bus. Therefore, this CPU has a maximum capability of addressing 64 kilobytes of information in the memory system. The memory system has 2 types of components. The first type is EPROM consisting of 4 chips of TMS 2532 which has the capacity of 4 kilobytes each. This contains the monitor program, therefore, the monitor program will have the maximum capacity of 16 kilobytes . The second type is dynamic RAM where we use TMS 4116 which has the capacity of 16 kilobits therefore 32 of them are needed for 64 kilobytes. This is to store the user's program and data. It is noted that the total memory of this system is 80 kilobytes. This is achieved using some techniques to increase the capacity of the CPU. The interface circuit has three channels. The first channel is the RS-232C serial interface for communication with the CRT terminal. The second channel is both RS-232C and current loop serial interface. Therefore this channel may be use to communication with TTY or printer which may use either RS-232C or current loop. The third channel is TTL parallel interface for communication with printer. Besides, there are also circuits to program the R PROM 2532. All these hardware are mounted on a 28x29 cm. printed circuit board and there is still some space left to include the interface circuit for floppy disk in the future.

The software is the monitor program which is a program to operate the computer to enable the user to feed the machine language program via the terminal. It can also modify and execute the program.

This computer is called the "CP System Board"

บทที่ 1

บทนำ



เป็นที่ทราบกันดีอยู่แล้วว่าไมโครโปรเซสเซอร์ กำลังเข้าไปมีบทบาทในวงการต่างๆ อย่างกว้างขวาง เช่นการประมวลผลข้อมูล การควบคุมขบวนการทำงานของเครื่องจักร ข่ายโทรศัพท์ การทดสอบเครื่องมือ ทางด้านการแพทย์ ฯลฯ แต่การสร้างเครื่องแต่ละระบบขึ้นมา นั้น มีความสลับซับซ้อนพอสมควร ดังนั้นการสร้างเครื่องต้นแบบหลังจากที่มีการออกแบบระบบแล้ว จะต้องมีการทดสอบทั้งทางด้านฮาร์ดแวร์ และซอฟต์แวร์ในส่วนที่ผิดพลาด และแก้ไขให้ถูกต้อง ซึ่งเป็นขั้นตอนที่ยากและต้องใช้เวลาเป็นอย่างมาก

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย ได้ตระหนักถึงปัญหาเหล่านี้ จึงกำหนดเป้าหมายงานวิจัยหลักเพื่อสร้างระบบสำหรับช่วยทดสอบ หาส่วนที่ผิดพลาด ของระบบต่างๆ ที่สร้างขึ้นมาใช้ไมโครโปรเซสเซอร์ ใดๆ ก็ได้เป็นส่วนประกอบ ระบบนี้เรียกว่า The Universal Debugging tool for a Microcomputer Development System

ซึ่งประกอบด้วย 2 ส่วน คือ

1. ส่วนฮาร์ดแวร์ ประกอบด้วยวงจรต่างๆ ดังนี้
 - 1.1 Microcomputer System Board
 - 1.2 Universal Emulator Board
 - 1.3 Universal Tracer Board
 - 1.4 In Circuit Emulator Interface Board


2. ส่วนซอฟต์แวร์ประกอบด้วย

- 2.1 โปรแกรมมอนิเตอร์ของระบบ
- 2.2 โปรแกรม ICE Main
- 2.3 Text Editor
- 2.4 Universal Assembler
- 2.5 Universal Disassembler

งานวิจัยที่เสนอนี้เป็นส่วนเริ่มต้นของงานวิจัยที่กล่าวมาแล้วข้างต้น คือการสร้าง

Microcomputer System Board โดยตั้งชื่อว่า "CP System Board" (รูปที่ 1.1)

และโปรแกรมมอนิเตอร์ของระบบเท่านั้น แต่ส่วนนี้สามารถนำมาใช้เป็นเครื่องประมวลผลข้อมูลก่อนก็ได้



รูปที่ 1.1 CP System board

งานวิจัยนี้เริ่มต้นจากการออกแบบระบบเป็นบล็อกไดอะแกรมก่อน แล้วจึงแยก

แต่ละส่วนเพื่อนำมาออกแบบวงจรอย่างละเอียด ซึ่งแบ่งออกเป็น 4 ส่วนคือ

1. การออกแบบหน่วยประมวลผลกลาง
2. การออกแบบหน่วยความจำ
3. การออกแบบหน่วยอินพุตและเอาทพุต
4. การออกแบบวงจร โปรแกรม EPROM

หลังจากที่ได้ออกแบบแต่ละส่วนเป็นที่เรียบร้อยแล้ว จึงได้สร้างระบบดังกล่าว
ขึ้นมาทีละส่วนตามลำดับ พร้อมทั้งทดสอบ สำหรับโปรแกรมมอนิเตอร์นั้นได้เขียนขึ้นหลังจาก
ได้สร้าง 3 ส่วนแรกเสร็จ

สถาบันวิทยบริการ

จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 2


การออกแบบระบบเป็นบล็อกไดอะแกรม

คอมพิวเตอร์ทั่วไปประกอบด้วยส่วนสำคัญ 3 ส่วนคือ

1. หน่วยประมวลผลกลาง หรือ ซีพียู
2. หน่วยความจำ
3. หน่วยอินพุต และ เอาท์พุต

โดยทั้ง 3 ส่วนนี้จะเชื่อมต่อกันด้วยบัส 3 บัส ดังรูปที่ 2.1 คือ

- 1 Data Bus ใช้สำหรับรับส่งข้อมูลระหว่างซีพียูกับหน่วยความจำ หรือ ซีพียูกับหน่วยอินพุตและเอาท์พุต
- 2 Address Bus เป็นบัสที่ออกจากซีพียูเพื่อบอกตำแหน่งของหน่วยความจำ หรือ พอร์ต (Port) ของอุปกรณ์ภายนอกที่นำมาต่อ
- 3 Control Bus เป็นบัสที่ส่งออกมาจากซีพียู ใช้ควบคุมการทำงานของส่วนต่างๆ ที่นำมาต่อกับซีพียู



รูปที่ 2.1 Computer System Block Diagram

ในท่านองเดียวกัน CP System Board จึงประกอบด้วยส่วนทั้งสาม


และบัส 3 บัส เช่นเดียวกัน โดยมีข้อกำหนดของแต่ละหน่วยแสดงไว้ในรูปที่ 2: 2 ดังนี้

1. หน่วยประมวลผลกลาง หรือ ซีพียู ประกอบด้วย ซีพียู Z-80 ทำงานที่ความถี่ 2 MHz หรือ 4 MHz เมื่อรีเซท สามารถกระโดดไปที่แอดเดรสต่างๆได้ 16 แอดเดรส ด้วยการตั้งที่สวิตช์เล็กๆ 4 ตัว นอกจากนี้ยังมีปุ่ม NMI (Non Maskable Interrupt) เพื่ออินเทอร์รัพท์ซีพียูได้ตลอดเวลาที่ต้องการจะ Debug โปรแกรม สำหรับการติดต่อระหว่างหน่วยประมวลผลกลางกับหน่วยอื่นๆนั้น จะผ่านบัสขับ และบัสขับนี้ยังมีคุณสมบัติที่สามารถแยกหน่วยประมวลผลกลางออกจากหน่วยอื่นๆได้

2. หน่วยความจำ ประกอบด้วยหน่วยความจำกึ่งถาวรชนิด EPROM 2532 จำนวน 16 กิโลไบต์ และหน่วยความจำชั่วคราวชนิด Dynamic RAM 4116 จำนวน 64 กิโลไบต์ ซึ่งต้องมีวงจร Refresh สำหรับ Dynamic RAM นี้ และยังคงมีวงจรถอดรหัสหน่วยความจำเพื่อเลือกตำแหน่งที่ถูกต้อง นอกจากนี้ขาออกของหน่วยความจำทั้ง 2 ชนิดจะผ่านบัสขับ เพื่อต่อกับหน่วยประมวลผลกลาง

3. หน่วยอินพุตและเอาทพุท หน่วยนี้เป็นหน่วยที่ใช้ต่อกับอุปกรณ์ต่างๆหลายชนิด ประกอบด้วยวงจรถอดรหัสเลือกพอร์ทของสัญญาณอินพุตและเอาทพุทของอุปกรณ์แต่ละชนิด ลักษณะของสัญญาณที่สามารถนำมาต่อกับหน่วยนี้ได้ก็คือ สัญญาณชนิด RS-232C 1 ช่อง RS-232C หรือ Current Loop 1 ช่อง โดยมีวงจรสร้างอัตราเร็วของการส่งแบบมาตรฐาน 2 อัตรา ให้กับช่องสัญญาณอนุกรม และมีสัญญาณแบบขนานชนิด TTL อีก 1 ช่องสัญญาณ


สำหรับวงจรที่ใช้โปรแกรม EPROM 2532 นี้ก็เป็นส่วนหนึ่งของอินพุตและเอาทพุทนี้



รูปที่ 2.2 บล็อกไดอะแกรมของ CP System Board

การออกแบบหน่วยประมวลผลกลาง


วงจรของหน่วยประมวลผลกลาง ประกอบด้วยไอซี Z80 (J2) เป็นซีพียู วงจรสร้างสัญญาณนาฬิกา โดยใช้ผลึกคริสตัล 8 MHz ต่อกับ Inverter สองตัว 7404 (L1) สัญญาณนาฬิกา 8MHz นี้จะถูกหารสองและหารสี่ ด้วยไอซี 74LS93 (L2) ที่ขา 9 จะให้ความถี่ 4 MHz และขา 8 จะได้ความถี่ 2 MHz สำหรับซีพียูของ CP System Board นี้ใช้สัญญาณนาฬิกา 2 MHz ก่อนที่จะต่อสัญญาณความถี่ 2 MHz นี้เข้ากับขา ϕ ของซีพียู (ขา 6) นั้นจะต้องขับด้วย Inverter (L1) และใช้ความต้านทาน 330 ต่อกับ V_{CC} ไอซี 74LS37 (K4) เป็นตัวขับสัญญาณนาฬิกา 2 MHz ให้กับไอซีอื่นๆ ดังแสดงในรูป 3.1



รูป 3.1 วงจรสร้างสัญญาณนาฬิกา

การรีเซ็ตซีพียูสามารถรีเซ็ตได้ 3 วิธี (ดูรูป 3.2 ประกอบ) คือ วิธีแรกเมื่อเปิด


เครื่อง ไฟ 5 โวลท์จะค่อยๆประจุตัวเก็บประจุ 0.1uF โดยผ่านความต้านทาน 56K และ 100Ω เมื่อประจุเต็มสัญญาณรีเซ็ตก็จะเกิดขึ้นเป็นเวลา 0.7x2x0.01mSec ตามค่า R และ C ที่ใส่ไว้กับไอซี 74LS221 (L3) และสัญญาณนี้เกิดเป็นพัลส์ลบเล็กๆที่ขา 4 ของไอซี 74LS221 เท่านั้น ทำให้แอดเดรสรีเฟรชหน่วยความจำที่สร้างขึ้นจากซีพียูไม่หายไปนานจนค่าในหน่วยความจำถูกทำลายไป เมื่อปิดเครื่องประจุที่เก็บไว้ก็จะคายออกผ่านไดโอดอย่างรวดเร็ว



รูป 3.2 วงจรสร้างสัญญาณรีเซ็ต

วิธีนี้เรียกว่า Power On Reset วิธีที่สองโดยการกดปุ่มรีเซ็ต ทำให้ประจุที่เก็บไว้ในตัวเก็บประจุคายออกผ่านความต้านทาน 100 Ω เพื่อจำกัดกระแส และเมื่อปล่อยปุ่มนี้ กระแสไฟจึงเริ่มประจุตัวเก็บประจุใหม่ เมื่อเต็มแล้วสัญญาณรีเซ็ตถูกสร้างขึ้นเช่นเดียวกับกรณีแรก สำหรับวิธีที่สามนั้น ต่อกับขารีเซ็ตภายนอก ผ่านสวิตช์ให้เลือกว่าจะเป็นการส่งสัญญาณรีเซ็ตไปใช้ภายนอกโดยต่อกับ ไอซี 74LS37 (K4) ขา 11 หรือเป็นการรับสัญญาณรีเซ็ตจากภายนอก เพื่อมารีเซ็ตระบบ โดยต่อกับไอซี 74LS14 (L4) ขา 13


การอินเทอร์รัพท์ที่พื้แบบ Non-maskable กระทำได้ 2 วิธี (ดูรูป 3.3) คือการกดปุ่ม NMI แล้วปล่อยจะทำให้ไอซี 74LS221 (L3) สร้างสัญญาณพัลส์บวกเล็กๆที่ขา 5 ของไอซี 74LS221 (L3) เป็นเวลา $0.7 \times 2 \times 0.01$ mSec หรืออีกวิธีหนึ่ง ถ้าต่อสายระหว่างไอซี 7404 (L1) ขา 2 กับไอซี 74LS02 (L5) ขา 13 จะเกิดการอินเทอร์รัพท์เมื่อซีพียูหยุดการ เอ็กซิคิวท (HALT)



รูป 3.3 วงจรสร้างสัญญาณ NMI

ในขณะที่ขั้วพินเอ็กซีคิวทีวน์จะมีไฟ RUN ติดอยู่ และถ้าขั้วพินหยุดเอ็กซีคิวทีว ไฟ RUN นี้จะดับ โดยสัญญาณไฟนี้ต่อออกจากสัญญาณ HALT ขา 18 ของขั้วพิน และผ่าน Inverter ไอซี 7404 (L1) สองตัว สัญญาณที่ต่อออกจาก Inverter ขา 4 ต่อกับขา แอนโอดของ LED และใช้ R 330Ω ต่อกับ V_{CC} เพื่อช่วยขับให้ LED สว่างมากขึ้น ส่วนขาคาโทด ต่อลงกราวด์

การเริ่มต้นการ เอ็กซีคิวทีวโปรแกรมหลังจากกดปุ่มรี เซทแล้วปกติขั้วพินจะ เริ่มต้น เอ็กซีคิวทีวที่ตำแหน่ง (0000)₁₆ สำหรับ CP System Board มีวงจรฮาร์ดแวร์ ดังรูป 3.4 ซึ่งสามารถตั้งตำแหน่งแรกที่จะให้ขั้วพินเอ็กซีคิวทีวได้ถึง 16 ตำแหน่ง คือ (0000)₁₆ (1000)₁₆ (2000)₁₆ (3000)₁₆ (4000)₁₆ (5000)₁₆ (6000)₁₆ (7000)₁₆ (8000)₁₆ (9000)₁₆ (A000)₁₆ (B000)₁₆ (C000)₁₆ (D000)₁₆ (E000)₁₆ (F000)₁₆ ด้วยการ เชตสวิตช์เล็กๆ 4 ตัว (J8)



รูป 3.4 วงจร Hardware Jump

ทันทีเมื่อมีสัญญาณรีเซตไอซี 74LS164 (J7) จะถูก CLEAR สัญญาณ Q_B ขา 4

Q_C ขา 5 และ Q_D ขา 6 จะเป็น "L" ทั้งหมด สัญญาณ Q_B ผ่าน Inverter 7404 (G4)

ต่อกับขา DB0 DB1 โดยผ่าน Tri-state Buffer 74LS244 (J5) และยังคงต่อกับ I_{0a} I_{0b}

ของไอซี 74LS157 (J6) ซึ่งจะถูกเลือกให้ผ่านออกไป โดยสัญญาณ Select ที่ต่อกับ Q_C

สัญญาณที่ผ่านไปได้นี้จะต่อกับ DB7 DB6 โดยผ่าน Tri-state Buffer 74LS244 (J5)

ซึ่งมีสัญญาณควบคุมต่อมาจาก Q_D เมื่อซีพียูเริ่มทำงานหลังการกรีเซต แมซินไซเคิลแรกนั้น

จะต้องเป็นการ fetch คำสั่งจากบัลข้อมูลเข้ามา โดยที่ซีพียูจะส่งสัญญาณควบคุม \overline{MREQ} , \overline{RD}

และ A0-A15 ด้วยค่า $(0000)_{16}$ ซึ่งจะทำให้ข้อมูลจากหน่วยความจำที่ตำแหน่ง $(0000)_{16}$

ถูกส่งเข้าไปยังบัลข้อมูล แต่สัญญาณจาก Q_D (\overline{JENB}) เมื่อเป็นสถานะลอจิก "0" นั้นจะห้าม

ข้อมูลจากหน่วยความจำส่งมายังบัลข้อมูล และจะยอมให้ข้อมูลจากไอซี 74LS244 (J5) ผ่านไป

ยังบัลข้อมูลเท่านั้น สัญญาณ \overline{RD} จะ Clock ให้ไอซี 74LS164 (J7) เปลี่ยนค่า "1" จาก

อินพุท A หรือ B เข้าไปยัง Q_A แต่ Q_B Q_C และ Q_D ยังคงเป็น "0" ข้อมูลที่ป้อนให้ DB7-DB0

จึงมีค่าเป็น $(11000011)_2$ ซึ่งเป็นคำสั่ง JMP address เมื่อซีพียูรับคำสั่งนี้เข้าไป และถอดคำสั่งแล้ว ซีพียูจะต้องอ่านค่าจากบัลข้อมูลเข้าไปอีก 2 ไบต์ เป็น Address Low และ Address High สัญญาณ \overline{RD} ถูกส่งออกมาเมื่อต้องการข้อมูล Address Low จากบัลข้อมูล เมื่อมีสัญญาณ \overline{RD} ไอซี 74LS164 (J7) จะถูก clock อีก ทำให้ "1" เลื่อนไปยัง Q_A และ Q_B ทำให้ข้อมูลที่ป้อนให้กับ DB7-DB0 มีค่าเป็น $(00000000)_2$ ซึ่งเป็น Address Low ซีพียูจะต้องทำงานอีก 1 แมซินไซเคิลเพื่ออ่านค่า Address High โดยส่งสัญญาณควบคุม \overline{RD} ออกไปทำให้ ไอซี 74LS164 (J7) ถูก clock อีก ทำให้ "1" เลื่อนไปยัง Q_A Q_B และ Q_C เมื่อ Q_C มีสถานะลอจิก "1" ไอซี 74LS157 (J6) จะเลือกอินพุตจาก I_{1a} , I_{1b} , I_{1c} และ I_{1d} ซึ่งต่อไว้กับมินิบัลสวิทช์ 4 ตัว ทำให้สามารถตั้งค่า 4 บิตแรกของ High Address ได้ ส่วน 4 บิตหลังของ High Address มีค่าเป็น $(0000)_2$ เมื่อได้ค่าครบแล้ว ซีพียูก็เริ่มเอ็กซิกิวต์ โดยเปลี่ยน PC เป็น Address 1 ใน 16 ที่กำหนดโดยมินิบัลสวิทช์ จากนั้นซีพียูก็ Fetch คำสั่งที่ Address นั้น เมื่อมีสัญญาณ \overline{RD} มาคราวนี้ Q_A Q_B Q_C และ Q_D เป็น "1" ทั้งหมด โดยเฉพาะ Q_D นั้นเมื่อเป็น "1" ก็จะทำให้ข้อมูลที่มาจาก 74LS244 และจะยอมให้ข้อมูลจากหน่วยความจำส่งมายังบัลข้อมูล และนับแต่บัดนี้เป็นต้นไปวงจร Automatic Jump ก็เปรียบเสมือนถูกตัดออกจากระบบไป จนกว่าจะมีการกดรีเซทใหม่ ก็จะเริ่มทำงานใหม่เหมือนเดิมทุกประการ

ไอซี 74LS244 (H2) ทำหน้าที่ขับบัลแอดเดรส 8 บิตบน และ 74LS244 (H3)

ขับหน้าที่ขับบัลแอดเดรส 8 บิตล่าง ไอซี 74LS244 (G4) ทำหน้าที่ขับบัลควบคุม สำหรับไอซี

74LS245 (H1) ทำหน้าที่ขับบัลข้อมูลสองทิศทาง การควบคุมทิศทางนั้นข้อมูลจะไหลเข้าไป

ซีพียูเมื่อเป็นการอ่านข้อมูล หรือซีพียูทำงานอยู่ในแมซินไซเคิลแรกเท่านั้น ถ้าในกรณีอื่นๆ

บัลข้อมูลก็จะถูกขับออก ไอซีขับบัลที่กล่าวมาทั้งหมดนี้จะถูกควบคุมจากสัญญาณ $\overline{BUSA\overline{K}}$ จาก

ซีพียู โดยการส่งสัญญาณ \overline{BUSRQ} ให้ซีพียู ทั้งนี้ที่ซีพียูตอบสนองต่อสัญญาณนี้ซีพียูก็เปรียบเสมือน

ถูกตัดออกจากระบบ

การออกแบบระบบหน่วยความจำ

ระบบหน่วยความจำประกอบด้วย

1. วงจรควบคุม ซึ่งทำหน้าที่ถอดรหัส การรีเฟรช Dynamic RAM การผลิตเพล็กซ์ แอคเตอเรสให้กับ Dynamic RAM

2. หน่วยความจำ ที่ใช้กับระบบนี้มี 2 ชนิดคือ


- หน่วยความจำถึงถาวร EPROM2532 มีขนาดความจุ 4K x 8 บิต
- หน่วยความจำชั่วคราวชนิด Dynamic RAM 4116 มีขนาด 16K x 1 บิต

วงจรควบคุม ได้แก่วงจรถอดรหัสให้กับหน่วยความจำถึงถาวรที่มีความจุตัวละ

4 กิโลไบต์ มีจำนวนทั้งสิ้น 16 กิโลไบต์ ดังนั้นจึงต้องสามารถกำหนดให้ได้ว่าตำแหน่ง


เริ่มต้นนั้นเริ่มต้นที่ใด จากรูป 4.1 ขา 4 ของไอซี 74LS08 (G3) สามารถเลือก

ต่อกับ A_{14} หรือ \bar{A}_{14} อย่างใดอย่างหนึ่ง



รูปที่ 4 วงจรถอดรหัสให้กับหน่วยความจำถึงถาวร

และ ขา 5 สามารถเลือกต่อกับ A_{15} หรือ \bar{A}_{15} เช่นเดียวกัน เพื่อเลือกตำแหน่งหน่วยความจำ 16 กิโลไบต์ ใน 64 กิโลไบต์ตามความต้องการ เช่น ถ้าเลือกต่อไว้กับ A_{14} และ A_{15} ตามลำดับ หน่วยความจำที่ถาวรชุดนี้จะถูกเลือกต่อเมื่อ A_{14} และ A_{15} เป็น "1" นั่นคือตำแหน่งของหน่วยความจำเริ่มจากตำแหน่ง $(C000)_{16}$ ถึง $(FFFF)_{16}$ การเลือกนั้นพิจารณาจาก เมื่อขา 4 และขา 5 ของไอซี G3 นี้มีสถานะลอจิกเป็น "1" ทั้งคู่ จึงทำให้สัญญาณออกขา 6 มีสถานะลอจิก "1" สัญญาณนี้ผ่าน Inverter G5 ทำให้ได้สัญญาณออกขา 8 มีสถานะลอจิก "0" สัญญาณนี้นำไป OR กับ \overline{MEMRD} ซึ่งเกิดจากการนำสัญญาณ \overline{MREQ} และ \overline{RD} มา OR กัน สัญญาณออกจะนำไปต่อกับอินพุต D ขา 12 ของไอซี 74LS42 (F6) แสดงว่าเมื่อต้องการอ่านข้อมูลจากหน่วยความจำที่ถาวรแล้วสัญญาณ อินพุต D ของ F6 จะมีสถานะลอจิก "0" และ อินพุต C นั้นต่อจาก RS ฟลิปฟลอป ซึ่งจะมีสถานะลอจิกเป็น "0" หลังการรีเซต ดังนั้น A_{12} และ A_{13} ที่ป้อนให้กับอินพุต A และ B จะถูกถอดรหัสและนำไปใช้เลือกไอซีหน่วยความจำ โดยนำสัญญาณออกจากขา 1 2 3 และ 4 ต่อกับ \overline{CE} ของไอซี 2532 (E_2 E_3 E_4 และ E_5) แต่ละตัว ดังนั้นหน่วยความจำที่ถาวรทั้งหมดนี้อาจจะไม่ถูกเลือกได้ในกรณีที่ตำแหน่งนั้นไม่ใช่ตำแหน่งในพื้นที่ของหน่วยความจำที่ถาวรอยู่ หรือ เมื่อมีสัญญาณสถานะลอจิก "0" เข้ามาที่ขา 1 ของ G6 ในกรณีหลังนี้เมื่อเกิดขึ้นครั้งแรก หน่วยความจำที่ถาวรจะไม่ถูกเลือกอีกเลย จนกว่าจะมีการกรีเซตใหม่ ประโยชน์ที่นำมาใช้คือเมื่อมีการใช้หน่วยความจำชั่วคราว 64 กิโลไบต์ ดังนั้นหน่วยความจำที่ถาวรจึงใช้เพียงโปรแกรม Bootstrap เท่านั้น ทั้งนี้ที่มีการเอ็กซิควิต์คำสั่งในหน่วยความจำชั่วคราว หน่วยความจำที่ถาวรก็จะเลิกใช้ ซึ่งสามารถทำได้โดยการสร้างสัญญาณที่มีสถานะลอจิก "0" เมื่อมีการเริ่มเอ็กซิควิต์คำสั่งแรกในหน่วยความจำชั่วคราว มาต่อกับขา 1 ของไอซี G6 ซึ่งเป็นที่ทราบกันแล้วว่าสัญญาณ $\overline{M1}$




รูป 4.2 ตารางเวลาการ Fetch Instruction

จะเกิดขึ้นมาทุกครั้งที่มีการอ่านคำสั่งจากหน่วยความจำ ดูรูป 4.2 สัญญาณ $\overline{M1}$ นี้จะเกิดมาพร้อมกับ PC ซึ่งยังไม่ Stable เลย ดังนั้นจึงต้องสร้างสัญญาณใหม่ โดยผ่านฟลิปฟลอป K6 โดยต่อเป็น T ฟลิปฟลอป บกติแล้วจะถูก CLEAR ด้วย $\overline{M1}$ เพราะว่ามีสถานะลอจิกเป็น "0" จึงทำให้ \overline{Q} มีสถานะลอจิกเป็น "1" เมื่อ $\overline{M1}$ เป็น "1" จะไม่ CLEAR ฟลิปฟลอปและคอยสัญญาณ Negative edge triggering จาก CLK สัญญาณ \overline{Q} ก็ จะเปลี่ยนจาก "1" เป็น "0" และจะคอยจน CLK เกิด Negative edge triggering อีกครั้งหนึ่ง \overline{Q} ก็จะเปลี่ยนจาก "0" เป็น "1" และจากนี้ไป \overline{Q} ก็จะเป็น "1" ตลอด เพราะ $\overline{M1}$ จะ CLEAR ฟลิปฟลอปต่อไป จนกว่าซีพียูจะต้องการอ่านคำสั่งใหม่ในช่วงที่ \overline{Q} เป็น "0" นั้น ค่า PC Stable แล้ว จึงนำสัญญาณ \overline{Q} ของฟลิปฟลอปนี้ OR (F5) กับสัญญาณที่ถอดรหัสได้ว่าค่า PC นั้นไม่ได้อยู่ในพื้นที่ของหน่วยความจำกึ่งถาวร โดยต่อกับขา 6 ของไอซี G3 นั่นเอง ซึ่งจะสร้างสัญญาณสถานะลอจิก "0" ต่อกับขา 1 ของไอซี G6

อีกส่วนหนึ่งได้แก่วงจรถอดรหัสรีเฟรช และ มัลติเพล็กซ์แอดเดรส

ให้กับหน่วยความจำชั่วคราว ดังแสดงในรูป 4.3




รูป 4.3 วงจรถอดรหัส รีเฟรช และ มัลติเพล็กซ์ สำหรับ Dynamic RAM

เนื่องจากหน่วยความจำชั่วคราวเป็นชนิด Dynamic ดังนั้นจะต้องมีการรีเฟรช
 อยู่เสมอ ๆ การรีเฟรช นั้นจะเกิดขึ้นเมื่อมีการอ่านข้อมูล เขียนข้อมูล หรือ
 ซีพียู รีเฟรชข้อมูล และแอดเดรสที่จะบอกตำแหน่งให้กับหน่วยความจำนี้ เมื่อต้อง
 การอ่านหรือเขียนข้อมูล จะต้องสลับกันเข้า โดยบิต $A_0 - A_6$ ก่อนพร้อมกับ
 สัญญาณ \overline{RAS} และจากนั้นถึงจะบิต $A_7 - A_{14}$ พร้อมกับสัญญาณ \overline{CAS}
 สำหรับการรีเฟรชข้อมูลนั้นเพียงแต่บิต $A_0 - A_6$ พร้อมกับสัญญาณ \overline{RAS} เท่านั้น
 ซึ่งเหมือนกับช่วงเวลาแรกของการอ่าน หรือเขียนข้อมูล ดังนั้นก่อนที่จะมีการเรียก
 ใช้หน่วยความจำแอดเดรส $A_0 - A_6$ ก็จะถูกเลือกเพื่อต่อกับ $\overline{AR_0} - \overline{AR_7}$ การ
 เลือกแอดเดรสนั้นใช้ไอซีมัลติเพล็กซ์ 74LS157 (F2, F3) และขับด้วยไอซี
 74LS240 (F7) ต่อกับ $\overline{AR_0} - \overline{AR_6}$ ของไอซีหน่วยความจำทุกตัว ขาเลือก
 ของมัลติเพล็กซ์จะเป็นสภาวะลอจิก "0" ซึ่งเลือก $A_0 - A_6$ ออกไป เมื่อเกิด
 การอ่านข้อมูล การเขียนข้อมูล หรือ การรีเฟรชก็ตาม ขา 1, 2 ของไอซี G3
 จะมีสภาวะลอจิก "1" ซึ่งทำให้สัญญาณออกขา 3 มีสภาวะลอจิก "1" ทำให้
 ขา 13 ของไอซี G3 มีสภาวะลอจิก "1" แต่ขา 12 นั้นมี Delay time
 ผ่าน Inverter gate 2 ตัว ก่อนจึงจะมีสภาวะลอจิก "1" ซึ่งทำให้
 สัญญาณขาออกของไอซี G3 ขา 11 มีสภาวะลอจิก "1" ด้วย และเกิด
 สัญญาณ \overline{RAS} มีสภาวะลอจิก "0" ต่อกับขา \overline{RAS} ของหน่วยความจำทุกตัว
 ลักครู่ต่อมาสัญญาณขาออกขา 8 ของไอซี G3 มีสภาวะลอจิกเป็น "1" เนื่อง
 จากมี Delay time ของ RC ที่ต่ออยู่กับอินพุทขา 9 นั้นเอง สัญญาณนี้
 ต่อกับขา 1 ของไอซีมัลติเพล็กซ์ 74LS157 ทำให้ $A_7 - A_{14}$ ถูกเลือกต่อกับ
 $\overline{AR_0} - \overline{AR_6}$ แทน และสัญญาณนี้ยังถูกนำไปสร้างสัญญาณ \overline{CAS} โดยมี Delay
 time ผ่าน Inverter gate อีก 4 ตัว และ NAND gate ซึ่งจะให้
 สัญญาณสภาวะลอจิก "0" ต่อกับของอินพุท D ของไอซี 74LS42 (F4) ถ้า
 เป็นการรีเฟรช ขาอินพุท C จะมีสภาวะลอจิก "1" ทำให้ไม่มีการสร้าง

สัญญาณ $\overline{\text{CAS}}$ เลย แต่ถ้าเป็นการอ่านหรือเขียนข้อมูลแล้ว $\overline{\text{CAS}}$ อันใดอันหนึ่งนั้น จะให้สัญญาณสถานะลอจิก "0" ตามรหัสอินพุทของ A และ B ซึ่งต่ออยู่กับ A_{14} และ A_{15} ซึ่งมีตัวประจุ 100 pF ต่ออยู่กับ Ground เพื่อหน่วงเวลาให้กับแอดเดรสทั้งสองเมื่อหมดแมกซ์ไซม์เกิดการอ่านหรือเขียน

ข้อมูลที่ออกจากหน่วยความจำทั้งถาวร และหน่วยความจำชั่วคราว ต่างก็มีการซับบัสข้อมูล ซึ่งมีสัญญาณควบคุมการทำงานให้ทำงานไม่พร้อมกัน และเป็นไปตามความต้องการดังแสดงในรูป 4.4 หน่วยความจำทั้งสองชนิดจะถูกควบคุมจากสัญญาณภายในคือ $\overline{\text{JENB}}$ หรือจากภายนอก $\overline{\text{MEMFL}}$ ถ้าสัญญาณใดมีสถานะลอจิก "0" หมายถึงไม่ต้องการค่าจากหน่วยความจำใน System board นี้ การอ่านค่าจากหน่วยความจำ -



รูปที่ 4.4 วงจรสร้างสัญญาณเพื่อซับบัสข้อมูลของหน่วยความจำ

จะต้องมีสัญญาณ $\overline{\text{MREQ}}$ และ $\overline{\text{RD}}$ พร้อมกัน และตรวจสอบสัญญาณ หน่วยความจำ กิ่งถาวร ถ้าถูกเลือก จะยอมให้ข้อมูลจากหน่วยความจำกิ่งถาวรซับบัสข้อมูลทั้ง ๆ ที่มีตำแหน่งตรงกับหน่วยความจำชั่วคราว แต่ถ้าไม่ถูกเลือกหน่วยความจำชั่วคราว จะถูกส่งไปซับบัสข้อมูลแทน


สำหรับการนำไอซีหน่วยความจำมาประกอบเข้าด้วยกันนั้น ให้ดูจากภาคผนวก ก.

การออกแบบหน่วยอินพุทและเอาต์พุท

หน่วยอินพุทและเอาต์พุท เป็นหน่วยที่ติดต่อกับอุปกรณ์ต่าง ๆ เช่น CRT, Teletype, Printer เป็นต้น ซึ่งประกอบด้วยวงจรถอดรหัสไอโอ (รูปที่ 5.1) โดยใช้ไอซี 74LS86 (M2) จึงทำให้สามารถกำหนดค่าของ $A_5 A_6 A_7$ ได้ด้วยการตั้งค่าให้กับขา 12 5 และ 2 ตามลำดับ

สำหรับขา 9 นั้นจะต้องต่อกับ V_{cc} เสมอ สำหรับ CP System Board นี้ การต่อขา 12 5 และ 2 นั้นต่อไว้กับ V_{cc} ดังนั้น การเลือกอุปกรณ์อินพุทและเอาต์พุทได้ต่อเมื่อ $A_5 A_6$ และ A_7 มีสถานะลอจิก "0" ทั้งหมด ส่วน $A_2 A_3 A_4$ จะนำมาถอดรหัส โดยใช้ไอซี 74LS42 (M3) เพื่อเลือกอุปกรณ์ชนิดต่าง ๆ และ $A_1 A_0$ จะถูกถอดรหัสเป็นแต่ละส่วนของอุปกรณ์นั้น ๆ การเลือกอุปกรณ์ของ CP System board กำหนดไว้ดังนี้

A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	x	x	} Reserve for Disk Controller
0	0	0	0	0	1	x	x	
0	0	0	0	1	0	x	x	
0	0	0	0	1	1	x	x	PROGRAM 2532
0	0	0	1	0	0	x	x	CONTROL PAPER TAPE READER
0	0	0	1	0	1	x	x	PARALEL INTERFACE
0	0	0	1	1	0	x	x	SERIAL INTERFACE
0	0	0	1	1	1	x	x	DUAL BAUD RATE GENERATOR



รูปที่ 5.1 วงจรถอดรหัสหน่วยอินพุตและเอาต์พุต

การติดต่อกับอุปกรณ์ภายนอกที่เป็น CRT Teletype หรือ Printer ก็ตาม (ดูวงจรจากภาคผนวก ก.) ชนิดที่เป็นสัญญาณ Serial Interface นั้น ใช้ไอซี Z80 - SIO (N2) ทำหน้าที่เปลี่ยนสัญญาณขนานจาก ซีพียู เป็น Serial เพื่อส่งไปยังอุปกรณ์เหล่านั้น และรับสัญญาณ Serial จากอุปกรณ์ภายนอกเปลี่ยนเป็นสัญญาณขนานเพื่อส่งไปซีพียู อัตราการรับส่งข้อมูลแบบ Serial ที่ต่อระหว่าง Z80 - SIO กับอุปกรณ์ภายนอกนั้นจะมีมาตรฐาน ซึ่งถูกสร้างด้วยไอซี 5016 (Q1) ต่อกับผลึกสร้างความถี่ 5,0688 MHz สัญญาณที่ออกจาก Z80 - SIO เป็นสัญญาณ TTL ดังนั้นจึงต้องเปลี่ยนให้มีลักษณะของสัญญาณเหมือนกับอุปกรณ์ที่จะนำมาต่อ ซึ่งส่วนใหญ่จะเป็น Current loop

หรือ RS - 232C การเปลี่ยนระดับสัญญาณจาก TTL เป็น Current loop นั้น ใช้ไอซี 7406 ทำหน้าที่ Sink Current โดยมี Source จาก +12V และความต้านทาน 680Ω เพื่อจำกัดกระแสให้ได้ 20 mA สำหรับการเปลี่ยนระดับสัญญาณที่เป็น Current loop เป็น TTL นั้นใช้วงจร RC และทรานซิสเตอร์ โดย transistor นั้นต่อเป็นวงจร Inverter เมื่อมีสัญญาณส่งมาทำให้ขาอินพุทของ 74LS14 เป็น "0" และถ้าไม่มีสัญญาณส่งมาขาอินพุทก็จะมีสถานะลอจิก "1" ซึ่งเป็นระดับสัญญาณ TTL สำหรับการเปลี่ยนระดับสัญญาณ TTL เป็น RS-232C นั้น ใช้ไอซี 1488 และการเปลี่ยนระดับสัญญาณจาก RS-232C กลับเป็น TTL นั้นใช้ไอซี 1489

การสร้างสัญญาณอินเตอร์เฟสแบบขนานนั้น เพื่อต่อกับ Printer ที่ใช้มาตรฐานบัสเหมือนกับเครื่อง Printer Centronic โดยใช้ไอซี 74LS374 (N6) ทำหน้าที่ Latch และขับบัสด้วยไอซี 74LS244 (P6) การสร้างสัญญาณ DATA STROBE จะเกิดขึ้นหลังจากส่งข้อมูลแล้ว 1 μsec . และ Pulse ที่เกิดขึ้นมีเวลา 1 μsec เช่นกัน โดยใช้ Mono Stable 74LS221 (N5) การรับสถานะของเครื่อง Printer นั้นต่อกับอินพุทพอร์ท โดยใช้ไอซี 74LS367 เป็นบัฟเฟอร์

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

การออกแบบวงจร โปรแกรม EPROM

หน่วยความจำที่ถาวร (EPROM) เป็นหน่วยความจำที่มีคุณสมบัติเป็น Non-valatine เมื่อถูกเขียนแล้วค่านั้นก็คงอยู่ และไม่สามารถเขียนกลับเป็นค่าเดิมอีกได้ เช่น สมมติว่าปกติค่าในหน่วยความจำเป็นสภาวะลอจิก "1" สามารถเขียนให้เป็นสภาวะลอจิก "0" ได้ แต่จะไม่สามารถเขียนกลับให้เป็นสภาวะลอจิก "1" ได้อีก นอกจากนี้จะไปล้างใหม่ทั้งหมดด้วยแสงอุลตราไวโอเลต จึงจะกลับสู่สภาพปกติได้ การเขียนค่าลงในหน่วยความจำที่ถาวรนี้เรียกกันว่า การ โปรแกรม EPROM

การสร้างวงจร โปรแกรม EPROM เพื่ออินเตอร์เฟสกับซีพียูนั้น ใช้เทคนิคที่เป็นหน่วยอินพุตและเอาต์พุต เพื่อสามารถตัดแปลงใช้โปรแกรม EPROM บอร์ดอื่นๆ ได้ง่าย ในที่นี้ EPROM ที่ใช้เป็นเบอร์ 2532

การทำงานของวงจร โปรแกรมนี้ใช้ควบคุมด้วยสัญญาณเอาต์พุต 25 สาย โดยแบ่งเป็น 4 พอร์ต และสัญญาณอินพุต 8 สาย หรือ 1 พอร์ต

สัญญาณเอาต์พุต

พอร์ต OC

บิต 0 ใช้เลือกแหล่งจ่ายไฟที่จะบ่อนให้กับขา V_{pp} (21)

"0" เลือกแหล่งจ่ายไฟ 5 โวลต์

"1" เลือกแหล่งจ่ายไฟ 25 โวลต์

บิต 1 "0" ควบคุมขาข้อมูลของ EPROM ทั้งหมดให้อยู่ในสภาวะ Tristate เพื่อสามารถอ่านข้อมูลจาก EPROM เข้าสู่ซีพียูได้

"1" ต้องการส่งข้อมูลจากซีพียูออกไปเพื่อเขียนค่าลงใน EPROM

บิต 2-7 ยังไม่ได้นำมาใช้

พอร์ต OD

บิต 0-7 บอกตำแหน่งของหน่วยความจำ โดยต่อกับขาแอดเดรส 0 ถึงขาแอดเดรส 7 นั้นเอง

พอร์ท OE

บิต 0-3 บอกตำแหน่งของหน่วยความจำเช่นกัน แต่ต่อไว้กับขา
แอดเดรส 8 ถึงขาแอดเดรส 11

บิต 4 ใช้ควบคุมขา \overline{CE} (20)

พอร์ท OF

บิต 0-7 เป็นข้อมูลที่จะส่งไปเขียนลงในหน่วยความจำที่ตำแหน่งที่
เลือกไว้แล้วจากพอร์ท OD และ OE

สัญญาณอินพุตมีเพียงพอร์ทเดียวเท่านั้นคือ

พอร์ท OC

บิต 0-7 เป็นข้อมูลที่อ่านได้จากหน่วยความจำจากตำแหน่งที่เลือก
ไว้ก่อนแล้วจากสัญญาณเอาต์พุตพอร์ท OD และ OE

เนื่องจากวงจร โปรแกรมนี้สามารถเขียนข้อมูลลงไปได้ หรือจะอ่านข้อมูลออก
มาก็ได้ จึงไม่เป็นการยากที่จะสอบทาน (Verify) ข้อมูลหลังจากที่โปรแกรมเสร็จแล้ว
ว่าข้อมูลที่เขียนลงไปนั้นถูกต้องทั้งหมดหรือไม่

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

การเขียนโปรแกรมมอนิเตอร์

โปรแกรมมอนิเตอร์ เป็นโปรแกรมเพื่ออำนวยความสะดวกให้แก่ผู้ใช้สามารถ
ป้อนโปรแกรมหรือข้อมูล เป็นตัวเลขฐาน 16 ประกอบด้วยคำสั่ง 10 คำสั่งคือ

1. DUMP MEMORY
2. FILL MEMORY
3. GO TO
4. HELP
5. TEST MEMORY
6. KEY HEX
7. MOVE MEMORY BLOCK
8. PROGRAM EPROM
9. SUBSTITUTE
10. MEMORY SIZE

คำสั่งแต่ละคำสั่งนั้นมีรูปแบบที่แตกต่างกัน สามารถดูได้โดยการกดปุ่ม "H" (HELP)
ที่เทอร์มินัล เพื่อให้เครื่องพิมพ์รูปแบบของคำสั่งต่างๆทั้งหมด ซึ่งมีดังนี้คือ

DUMP MEMORY (D <addr1>,<addr2>)

แสดงข้อมูลที่เก็บอยู่ในหน่วยความจำจากตำแหน่ง <addr1> ถึง <addr2>

FILL MEMORY (F <addr1>,<addr2>,<data>)

การเก็บข้อมูล <data> ไว้ทุกๆตำแหน่งจาก <addr1> ถึง <addr2>

GO TO (G <addr>)

การเอ็กซิคิวต์โปรแกรมของผู้ใช้โดยกำหนดตำแหน่งเริ่มต้น <addr> ได้ เมื่อต้องการ
กลับคืนสู่มอนิเตอร์ให้ใช้คำสั่ง RET

TEST MEMORY (J <addr1>,<addr2>)

ตรวจสอบหน่วยความจำจากตำแหน่ง <addr1> ถึง <addr2> สามารถอ่านเขียนได้ถูก
ต้องหรือไม่ ถ้าไม่ถูกจะพิมพ์ตำแหน่งนั้น และข้อมูลเป็นบิต

KEY HEX (K <addr>)

เป็นการป้อนข้อมูลเลขฐาน 16 ในตำแหน่งที่กำหนดจาก <addr> เมื่อกดข้อมูล 2 ตัวแล้ว ตำแหน่งนั้นจะเพิ่มขึ้นอีกหนึ่งโดยอัตโนมัติ เพื่อป้อนข้อมูลไบทต่อไป ในกรณีที่กดผิดนั้นให้ กดปุ่ม ESC ตำแหน่งนั้นจะลดลงหนึ่ง จึงสามารถแก้ไขไบทที่ผิดได้

MOVE MEMORY BLOCK (M <addr1>, <addr2>, <addr3>)

การย้ายข้อมูลจากตำแหน่ง <addr1> ถึง <addr2> ทั้งหมด ไปไว้ยังหน่วยความจำอีกแห่งหนึ่ง โดยเริ่มจากตำแหน่ง <addr3>

PROGRAM EPROM (P)

การโปรแกรม EPROM เบอร์ 2532


SUBSTITUTE (S <addr>)


เป็นการตรวจสอบค่าในหน่วยความจำตำแหน่ง <addr> และสามารถแก้ไขได้ทันที

MEMORY SIZE (Z)

ตรวจสอบหน่วยความจำตั้งแต่ตำแหน่งเริ่มต้นที่ $(0000)_{16}$ จนถึงตำแหน่งสูงสุดของหน่วยความจำชั่วคราวที่มีอยู่ในระบบ และตำแหน่งนี้จะถูกพิมพ์ออกมา

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย





รูปที่ 7.1 ผังงานของโปรแกรมมอนิเตอร์

บทที่ 8

สรุปผล และข้อเสนอแนะ

CP System Board สร้างขึ้นเป็นเครื่องต้นแบบ มีการทดสอบแก้ไข และปรับปรุงอยู่ตลอดเวลา เพื่อความสะดวกในการแก้ไข จึงใช้อุปกรณ์ Wire Wrap ทั้งหมด ดังนั้นจึงมีราคาค่อนข้างแพง แต่ถ้าออกแบบเป็นวงจรลงบน แผ่นพิมพ์แล้ว จะทำให้สามารถลดต้นทุนลงได้อย่างมาก

CP System Board นี้ออกแบบไว้เพื่ออินเตอร์เฟสกับ Floppy Disk ซึ่งถ้าสามารถต่อกับ Floppy Disk ได้แล้วจะทำให้เครื่องนี้สามารถทำงาน ได้อย่างมีประสิทธิภาพมากที่สุด


การสร้างเครื่อง CP System board ได้สำเร็จนี้เป็นขั้นตอน หนึ่งของการสร้าง The Universal Debugging tool for a Microcomputer Development System ของภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรม-ศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย และเป็นเครื่องต้นแบบของเครื่องไมโครคอม-พิวเตอร์ที่จะนำไปใช้งานเกี่ยวกับการจัดการข้อมูลได้เป็นอย่างดี

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย



ภาคผนวก ก.

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย




CP SYSTEM BOARD




MEMORY CONTROLLER

SHEET 2 OF 7

14/1/81 By BOONHAI SOWANPANCHIKUL




V_{CC} (24) = +5
 V_{PP} (21) = +5
 Gnd (12) = 0



สถาบันวิทยบริการ
 จุฬาลงกรณ์มหาวิทยาลัย

CP SYSTEM BOARD
 16K BYTE EPROM
 SHEET 3 OF 7
 14/1/81 By BOONCHAI SOWANWANICHAKUL




Note

$V_{DD} \cdot V_{S3}$ = 0.33 μ F ceramic
 = 20 μ F tantalum for each 16 devices


$V_{E2} \cdot V_{S3}$ = 0.1 μ F ceramic
 = 10 μ F tantalum for each 32 devices

$V_{CC} \cdot V_{S3}$ = 0.01 μ F ceramic for each 8 devices

CP SYSTEM BOARD
 64 K BYTE DYNAMIC RAM
 SHEET 4 OF 7
 14/1/81 By BOONCHAI SICHANWANGKUL



CHANNEL B




CHANNEL A

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

CP SYSTEM BOARD
SIO INTERFACE LOGIC
SHEET 6 OF 7
28/1/81 By: BOONCHAI
SOWANNANICHAKUL

Socket For 2516/2532



CP SYSTEM BOARD
 EPROM 2532 PROGRAMMER
 SHEET 7 OF 7
 28/1/81 By BOONCHAI SOWANWANICHAKUL



ภาคผนวก ข.

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

0000		0001	ORG	00000H
D000	3E2C	0002	SETBAU: LD	A,3EH
D002	B31C	0003	OUT	1CH,A
D004	3E00	0004	OFF25V: LD	A,0
D006	D30C	0005	OUT	(0CH),A
D008	3E10	0006	LD	A,10H
D00A	D30E	0007	OUT	(0EH),A
D00C	217CD5	0008	INISID: LD	HL,70F
D00F	0E1E	0009	LD	C,CONTROL
D011	0607	0010	LD	B,ENBY-TOP11
D013	EDB3	0011	OTIR	
		0012	;	
D015	210000	0013	SETSTK: LD	HL,0000H
D018	7E	0014	MMTEST: LD	A,(HL)
D019	2F	0015	CPL	
D01A	77	0016	LD	(HL),A
D01B	BE	0017	CP	(HL)
D01C	2F	0018	CPL	
D01D	77	0019	LD	(HL),A
D01E	23	0020	INC	HL
D01F	28F7	0021	JR	Z,MMTEST
D021	2B	0022	DEC	HL
		0023	;	
D022	F9	0024	AHEAD: LD	SP,HL
D023	0664	0025	LD	B,MSGL
D025	CD4CD1	0026	CALL	TOM
		0027	;	
D028	2128D0	0028	START: LD	HL,START
D02B	E5	0029	PUSH	HL
D02C	CD83D1	0030	CALL	CRLF
D02F	0E3E	0031	LD	C,'>'
D031	CD77D0	0032	CALL	CD
D034	CD3DD2	0033	STARO: CALL	TI
D037	0E02	0034	LD	C,2
D039	FE44	0035	CP	'D'
D03B	CA6CD0	0036	JP	Z,DISP
D03E	FE46	0037	CP	'F'
D040	CA83D0	0038	JP	Z,FILL
D043	FE47	0039	CP	'G'
D045	CABFD0	0040	JP	Z,GOTO
D048	FE48	0041	CP	'H'
D04A	CA05D1	0042	JP	Z,HELP
D04D	FE4A	0043	CP	'J'
D04F	CA95D0	0044	JP	Z,TEST
D052	FE4B	0045	CP	'K'
D054	CA0CD1	0046	JP	Z,KEYHEX
D057	FE4D	0047	CP	'M'
D059	CAB0D0	0048	JP	Z,MOVE
D05C	FE50	0049	CP	'P'
D05E	CA6DD2	0050	JP	Z,PROGM
D061	FE53	0051	CP	'S'
D063	CABBD0	0052	JP	Z,SURS
D066	FE5A	0053	CP	'Z'
D068	CAECD0	0054	JP	Z,SIZE
D06B	C9	0055	RET	
		0056	;	
D06C	CD7ED1	0057	DISF: CALL	EXLF

D06F	CDEFD0	0058	DISP0:	CALL	LFADR
D072	CBF5D0	0059	DISP1:	CALL	BLK
D075	7E	0060		LD	A,(HL)
D076	CBECD1	0061		CALL	LBYTE
D079	CDD7D1	0062		CALL	HILOX
D07C	7D	0063		LD	A,L
D07D	E60F	0064		AND	OFH
D07F	20F1	0065		JR	NZ,DISP1
D081	18EC	0066		JR	DISP0
		0067	;		
D083	CDA6D1	0068	FILL:	CALL	EXPR3
D086	71	0069	FILLO:	LD	(HL),C
D087	CDDDD1	0070		CALL	HILO
D08A	30FA	0071		JR	NC,FILLO
D08C	D1	0072		POP	DE
D08D	1899	0073		JR	START
		0074	;		
D08F	CDB1D1	0075	GOTO:	CALL	EXPR1
D092	C383D1	0076		JP	CRLF
		0077	;		
D095	CD7ED1	0078	TEST:	CALL	EXLF
D098	7E	0079	TEST1:	LD	A,(HL)
D099	47	0080		LD	B,A
D09A	2F	0081		CPL	
D09B	77	0082		LD	(HL),A
D09C	AE	0083		XOR	(HL)
D09D	280B	0084		JR	Z,TEST2
D09F	08	0085		EX	AF,AF'
D0A0	CBF2D0	0086		CALL	HLSP
D0A3	08	0087		EX	AF,AF'
D0A4	CD59D2	0088		CALL	BYTE01
D0A7	CDB3D1	0089		CALL	CRLF
D0AA	70	0090	TEST2:	LD	(HL),B
D0AB	CDD7D1	0091		CALL	HILOX
D0AE	18E8	0092		JR	TEST1
		0093	;		
D0B0	CDA6D1	0094	MOVE:	CALL	EXPR3
D0B3	7E	0095	MOVE1:	LD	A,(HL)
D0B4	02	0096		LD	(BC),A
D0B5	03	0097		INC	BC
D0B6	CDB7D1	0098		CALL	HILOX
D0B9	18F8	0099		JR	MOVE1
		0100	;		
D0BB	CDB1D1	0101	SUBS:	CALL	EXPR1
D0BE	E1	0102		POP	HL
D0BF	7E	0103	SUBO:	LD	A,(HL)
D0C0	CBECD1	0104		CALL	LBYTE
D0C3	CD19D2	0105		CALL	COPCK
D0C6	D8	0106		RET	C
D0C7	2814	0107		JR	Z,SUB1
D0C9	FE1B	0108		CP	1BH
D0CB	2819	0109		JR	Z,SUB2
D0CD	E5	0110		PUSH	HL
D0CE	0E01	0111		LD	C,1
D0D0	210000	0112		LD	HL,0
D0D3	CDE9D1	0113		CALL	EX1
D0D6	D1	0114		POP	DE

D0B7	E1	0115	POP	HL
D0B8	73	0116	LD	(HL),E
D0B9	78	0117	LD	A,B
D0BA	FECB	0118	CF	CR
D0BC	C8	0119	RET	Z
D0BD	23	0120	SUB1: INC	HL
D0BE	7D	0121	SUB3: LD	A,L
D0DF	E607	0122	AND	07
D0E1	CCEFD0	0123	CALL	Z,LFADR
D0E4	18D9	0124	JR	SUB0
D0E6	2B	0125	SUB2: DEC	HL
D0E7	CDEFD0	0126	CALL	LFADR
D0EA	18D3	0127	JR	SUB0
		0128 ;		
D0EC	CDFAD1	0129	SIZE: CALL	MMSIZE
D0EF	CDS3D1	0130	LFADR: CALL	CRLF
D0F2	CDE7D1	0131	HLSP: CALL	LADR
D0F5	0E20	0132	BLK: LD	C,
D0F7	3ED0	0133	CO: LD	A,ODOH
D0F9	D31B	0134	OUT	CONTROL,A
D0FB	BB1B	0135	IN	A,CONTROL
D0FD	CB57	0136	BIT	2,A
D0FF	28F6	0137	JR	Z,CO
D101	79	0138	LD	A,C
D102	D31A	0139	OUT	ZDATA,A
D104	C9	0140	RET	
		0141 ;		
D105	06F9	0142	HELP: LD	B,HELPL
D107	21BDD3	0143	LD	HL,HELPM
D10A	1843	0144	JR	TOM1
		0145 ;		
D10C	CBB1B1	0146	KEYHEX: CALL	EXPR1
D10F	E1	0147	POP	HL
D110	CDEFD0	0148	KEY1: CALL	LFADR
D113	CDF5D0	0149	CALL	BLK
D116	110002	0150	KEY2: LD	DE,0200H
D119	CD3DD2	0151	KEY3: CALL	TI
D11C	47	0152	LD	B,A
D11D	CD09D2	0153	CALL	NIBBLE
D120	381D	0154	JR	C,KEY5
D122	B3	0155	OR	E
D123	15	0156	DEC	D
D124	2807	0157	JR	Z,KEY4
D126	07	0158	RLCA	
D127	07	0159	RLCA	
D128	07	0160	RLCA	
D129	07	0161	RLCA	
D12A	5F	0162	LD	E,A
D12E	18EC	0163	JR	KEY3
D12D	77	0164	KEY4: LD	(HL),A
D12E	23	0165	INC	HL
D12F	CDF5D0	0166	CALL	BLK
D132	7D	0167	LD	A,L
D133	E603	0168	AND	03
D135	CCF5D0	0169	CALL	Z,BLK
D138	7D	0170	LD	A,L
D139	E60F	0171	AND	0FH

D13B	20D3	0172	JR	Z,KEY1
D13D	18D7	0173	JR	KEY2
D13F	78	0174	KEY5: LD	A,B
D140	FE1B	0175	CF	1BH
D142	2003	0176	JR	NZ,KEY6
D144	2B	0177	DEC	HL
D145	18C9	0178	JR	KEY1
D147	FE0D	0179	KEY6: CF	CR
D149	C8	0180	RET	Z
D14A	18C4	0181	JR	KEY1
		0182	;	
D14C	2159D3	0183	TOM: LD	HL,MSG
D14F	4E	0184	TOM1: LD	C,(HL)
D150	23	0185	INC	HL
D151	CD7D0	0186	CALL	CD
D154	10F9	0187	DJNZ	TOM1
D156	CD8DD1	0188	CALL	CSTS
D159	B7	0189	OR	A
D15A	C8	0190	RET	Z
D15B	CD2DD2	0191	CALL	CI
D15E	E67F	0192	AND	7FH
D160	FE03	0193	CF	03
D162	C0	0194	RET	NZ
D163	0E2A	0195	ERROR: LD	C,'*'
D165	CD7D0	0196	CALL	CD
D168	CDFAD1	0197	CALL	MMSIZE
D16B	23	0198	INC	HL
D16C	F9	0199	LD	SP,HL
D16D	C328D0	0200	JP	START
D170	0F	0201	CBYTE: RRCA	
D171	0F	0202	RRCA	
D172	0F	0203	RRCA	
D173	0F	0204	RRCA	
D174	E60F	0205	CONV: AND	0FH
D176	C690	0206	ADD	A,90H
D178	27	0207	DAA	
D179	CE40	0208	ADC	A,40H
D17B	27	0209	DAA	
D17C	4F	0210	LD	C,A
D17D	C9	0211	RET	
D17E	CDB3D1	0212	EXLF: CALL	EXPR
D181	B1	0213	POP	IE
D182	E1	0214	POP	HL
D183	E5	0215	CRLF: PUSH	HL
D184	C5	0216	PUSH	BC
D185	0604	0217	LD	B,04
D187	CD4CD1	0218	CALL	TOM
D18A	C1	0219	POP	BC
D18B	E1	0220	POP	HL
D18C	C9	0221	RET	
D18D	CD9DD1	0222	CSTS: CALL	RECENA
D190	3E00	0223	LD	A,00H
D192	D31B	0224	OUT	CONTROL,A
D194	DE1B	0225	IN	A,CONTROL
D196	CB47	0226	BIT	0,A
D198	3E00	0227	LD	A,00
D19A	C8	0228	RET	Z

D19B	2F	0229		CPL	
D19C	C9	0230		RET	
D19D	3E03	0231	RECENA:	LD	A,03
D19F	D31B	0232		OUT	CONTROL,A
D1A1	3EE1	0233		LD	A,0E1H
D1A3	D31B	0234		OUT	CONTROL,A
D1A5	C9	0235		RET	
D1A6	0C	0236	EXPR3:	INC	C
D1A7	CD83D1	0237		CALL	EXPR
D1AA	CD83D1	0238		CALL	CRLF
D1AD	C1	0239		POP	BC
D1AE	D1	0240		POP	DE
D1AF	E1	0241		POP	HL
D1B0	C9	0242		RET	
D1B1	0E01	0243	EXPR1:	LD	C,01
D1B3	210000	0244	EXPR:	LD	HL,0
D1B6	CD3DD2	0245	EX0:	CALL	TI
D1B9	47	0246	EX1:	LD	B,A
D1BA	CD09D2	0247		CALL	NIBBLE
D1BD	3808	0248		JR	C,EX2
D1BF	29	0249		ADD	HL,HL
D1C0	29	0250		ADD	HL,HL
D1C1	29	0251		ADD	HL,HL
D1C2	29	0252		ADD	HL,HL
D1C3	B5	0253		OR	L
D1C4	6F	0254		LD	L,A
D1C5	18EF	0255		JR	EX0
D1C7	E3	0256	EX2:	EX	(SP),HL
D1C8	E5	0257		PUSH	HL
D1C9	78	0258		LD	A,B
D1CA	CD21D2	0259		CALL	QCHK
D1CD	3002	0260		JR	NC,EX3
D1CF	0D	0261		DEC	C
D1D0	C8	0262		RET	Z
D1D1	2090	0263	EX3:	JR	NZ,ERROR
D1D3	0D	0264		DEC	C
D1D4	20DD	0265		JR	NZ,EXPR
D1D6	C9	0266		RET	
D1D7	CD0DD1	0267	HILOX:	CALL	HILO
D1DA	D0	0268		RET	NC
D1DB	D1	0269		POP	DE
D1DC	C9	0270		RET	
D1DD	23	0271	HILO:	INC	HL
D1DE	7C	0272		LD	A,H
D1DF	B5	0273		OR	L
D1E0	37	0274		SCF	
D1E1	C8	0275		RET	Z
D1E2	7B	0276		LD	A,E
D1E3	95	0277		SUB	L
D1E4	7A	0278		LD	A,D
D1E5	9C	0279		SBC	H
D1E6	C9	0280		RET	
D1E7	7C	0281	LADR:	LD	A,H
D1E9	CDECD1	0282		CALL	LBYTE
D1EB	7D	0283		LD	A,L
D1EC	F5	0284	LBYTE:	PUSH	AF
D1ED	CD70D1	0285		CALL	CBYTE

D1F0	CD7D0	0286	CALL	CO
D1F3	F1	0287	POP	AF
D1F4	CD74D1	0288	CALL	CONV
D1F7	C3F7D0	0289	JP	CO
D1FA	210000	0290	MMSIZE: LD	HL,0
D1FD	7E	0291	MMTES: LD	A,(HL)
D1FE	2F	0292	CPL	
D1FF	77	0293	LD	(HL),A
D200	BE	0294	CP	(HL)
D201	2F	0295	CPL	
D202	77	0296	LD	(HL),A
D203	23	0297	INC	HL
D204	28F7	0298	JR	Z,MMTES
D206	2B	0299	DEC	HL
D207	2B	0300	DEC	HL
D208	C9	0301	RET	
D209	D630	0302	NIBBLE: SUB	'0'
D20B	D8	0303	RET	C
D20C	FE17	0304	CP	'B'-'0'
D20E	3F	0305	CCF	
D20F	D8	0306	RET	C
D210	FE0A	0307	CP	10
D212	3F	0308	CCF	
D213	D0	0309	RET	NC
D214	D607	0310	SUB	'A'-'9'-1
D216	FE0A	0311	CP	10
D218	C9	0312	RET	
D219	0E2D	0313	COPCK: LD	C,'-
D21B	CD7D0	0314	CALL	CO
D21E	CD3DD2	0315	CALL	TI
D221	FE20	0316	QCHK: CP	'
D223	C8	0317	RET	Z
D224	FE2C	0318	CP	'
D226	C8	0319	RET	Z
D227	FE0D	0320	CP	CR
D229	37	0321	SCF	
D22A	C8	0322	RET	Z
D22B	3F	0323	CCF	
D22C	C9	0324	RET	
D22D	CD9DD1	0325	CI: CALL	RECENA
D230	3ED0	0326	LOOP2: LD	A,0D0H
D232	D31B	0327	OUT	CONTO,A
D234	DB1B	0328	IN	A,CONTO
D236	CB47	0329	BIT	0,A
D238	28F6	0330	JR	Z,LOOP2
D23A	DB1A	0331	IN	A,ZDATA
D23C	C9	0332	RET	
D23D	CD2DD2	0333	TI: CALL	CI
D240	E67F	0334	AND	7FH
D242	3C	0335	INC	A
D243	F8	0336	RET	M
D244	3D	0337	DEC	A
D245	C8	0338	RET	Z
D246	FE0D	0339	CP	CR
D248	C8	0340	RET	Z
D249	C5	0341	PUSH	BC
D24A	4F	0342	LD	C,A

D24B	CD7D0	0343	CALL	CO
D24E	79	0344	LD	A,C
D24F	C1	0345	POP	BC
D250	FE41	0346	CP	'A'
D252	D8	0347	RET	C
D253	FESB	0348	CP	'Z'+1
D255	D0	0349	RET	NC
D256	E65F	0350	AND	5FH
D258	C9	0351	RET	
D259	D5	0352	BYTE01: PUSH	DE
D25A	57	0353	LD	D,A
D25B	1E08	0354	LD	E,B
D25D	0E30	0355	BYTER: LD	C,B
D25F	7A	0356	LD	A,D
D260	17	0357	RLA	
D261	57	0358	LD	D,A
D262	3001	0359	JR	NC,BYTE00
D264	0C	0360	INC	C
D265	CD7D0	0361	BYTE00: CALL	CO
D268	1D	0362	DEC	E
D269	20F2	0363	JR	NZ,BYTE0
D26B	D1	0364	POP	DE
D26C	C9	0365	RET	
		0366	;	
D26D	21B6D4	0367	PROGRM: LD	HL,MPROG1
D270	0625	0368	LD	B,LPROG1
D272	CD4FD1	0369	CALL	TOM1
D275	CDB1D1	0370	CALL	EXPR1
D278	21DBD4	0371	ENDRAM: LD	HL,MPROG2
D27B	0610	0372	LD	B,LPROG2
D27D	CD4FD1	0373	CALL	TOM1
D280	CDB1D1	0374	CALL	EXPR1
D283	CD83D1	0375	CALL	CRLF
D286	21EBD4	0376	STPROM: LD	HL,MPROG3
D289	0617	0377	LD	B,LPROG3
D28B	CD4FD1	0378	CALL	TOM1
D28E	CDB1D1	0379	CALL	EXPR1
D291	CD83D1	0380	BLKCHK: CALL	CRLF
D294	2102D5	0381	LD	HL,MBLKCH
D297	0613	0382	LD	B,LBLKCH
D299	CD4FD1	0383	CALL	TOM1
D29C	CD3DD2	0384	CALL	TI
D29F	FE4E	0385	CP	'N'
D2A1	2825	0386	JR	Z,WPROG
D2A3	FE59	0387	CP	'Y'
D2A5	20EA	0388	JR	NZ,BLKCHK
D2A7	010000	0389	BCHECK: LD	BC,0
D2AA	CD4CD3	0390	ADVAN: CALL	DATAIN
D2AD	3C	0391	INC	A
D2AE	2010	0392	JR	NZ,NOTALZ
D2B0	03	0393	INC	BC
D2B1	3E10	0394	LD	A,10H
D2B3	B8	0395	CP	B
D2B4	20F4	0396	JR	NZ,ADVAN
D2B6	2115D5	0397	LD	HL,DBLANK
D2B9	0610	0398	LD	B,LBLNK
D2BB	CD4FD1	0399	CALL	TOM1

```

D2BE 1808          0400          JR          WPROG
D2C0 2125D5       0401 NOTALZ: LD      HL,DNBLK
D2C3 0614         0402          LD          B,LDNBLK
D2C5 CD4FD1       0403          CALL       TOM1
D2C8 2139D5       0404 WPROG: LD      HL,DWPROG
D2CB 061B         0405          LD          B,LWPROG
D2CD CD4FD1       0406          CALL       TOM1
D2D0 CD3DD2       0407          CALL       TI
D2D3 FE4E         0408          CP         'N'
D2D5 2004         0409          JR          NZ,CKYES
D2D7 E1           0410          POP       HL
D2D8 E1           0411          POP       HL
D2D9 E1           0412          POP       HL
D2DA C9           0413          RET
D2DB FE59         0414 CKYES: CP         'Y'
D2DD 20E9         0415          JR          NZ,WPROG
D2DF 2154D5       0416 PROG: LD      HL,DPROG
D2E2 0614         0417          LD          B,LPROG
D2E4 CD4FD1       0418          CALL       TOM1
D2E7 C1           0419          POP       BC
D2E8 D1           0420          POP       DE
D2E9 13           0421          INC       DE
D2EA E1           0422          POP       HL
D2EB E5           0423          PUSH      HL
D2EC D5           0424          PUSH      DE
D2ED C5           0425          PUSH      BC
D2EE CBE0         0426          SET      4,B
D2F0 3E03         0427          LD        A,03
D2F2 D308         0428          OUT      (0B),A
D2F4 79           0429 FIRST: LD      A,C
D2F5 D30D         0430          OUT      (0DH),A
D2F7 78           0431          LD        A,B
D2F8 D30E         0432          OUT      (0EH),A
D2FA 7E           0433          LD        A,(HL)
D2FB D30F         0434          OUT      (0FH),A
D2FD CBA0         0435          RES      4,B
D2FF 78           0436          LD        A,B
D300 D30E         0437          OUT      (0EH),A
D302 B5           0438          PUSH     DE
D303 114510       0439          LD        DE,1045H
D306 1B           0440 LOOP1: DEC     DE
D307 7B           0441          LD        A,E
D308 B2           0442          OR        D
D309 20FB         0443          JR          NZ,LOOP1
D30B D1           0444          POP       DE
D30C CBE0         0445          SET      4,B
D30E 78           0446          LD        A,B
D30F D30E         0447          OUT      (0EH),A
D311 03           0448          INC       BC
D312 23           0449          INC       HL
D313 7D           0450          LD        A,L
D314 BB           0451          CP        E
D315 20DD         0452          JR          NZ,FIRST
D317 7C           0453          LD        A,H
D318 BA           0454          CP        D
D319 20D9         0455          JR          NZ,FIRST
D31B 3E00         0456          LD        A,00
    
```

D31D	D30C	0457	OUT	(OCH),A
D31F	2168D5	0458	LD	HL,VERIFY
D322	060D	0459	LD	B,LVERIFY
D324	CD4FD1	0460	CALL	TOM1
D327	C1	0461	POP	BC
D328	D1	0462	POP	DE
D329	E1	0463	POP	HL
D32A	CD4CD3	0464	AGAIN: CALL	DATIN
D32D	BE	0465	CP	(HL)
D32E	2013	0466	JR	NZ,VERR
D330	03	0467	INC	BC
D331	23	0468	INC	HL
D332	7D	0469	LD	A,L
D333	EB	0470	CP	E
D334	20F4	0471	JR	NZ,AGAIN
D336	7C	0472	LD	A,H
D337	BA	0473	CP	D
D338	20F0	0474	JR	NZ,AGAIN
D33A	2175D5	0475	LD	HL,OKIDO
D33D	0602	0476	LD	B,NOKI
D33F	CD4FD1	0477	CALL	TOM1
D342	C9	0478	RET	
D343	2177D5	0479	VERR: LD	HL,NOKIDO
D346	0605	0480	LD	B,LNOTOK
D348	CD4FD1	0481	CALL	TOM1
D34B	C9	0482	RET	
D34C	3E00	0483	DATIN: LD	A,0
D34E	D30C	0484	OUT	(OCH),A
D350	79	0485	LD	A,C
D351	D30D	0486	OUT	(ODH),A
D353	78	0487	LD	A,B
D354	D30E	0488	OUT	(OEH),A
D356	DB0C	0489	IN	A,(OCH)
D358	C9	0490	RET	
		0491	;	
	(000D)	0492	CR: EQU	ODH
	(000A)	0493	LF: EQU	0AH
D359	0D0A0000	0494	MSG: DB	ODH,0AH,0,0
D35D	43502D43	0495	DB	'CF-CU MONITOR VERSION 0.1'
	55204D4F			
	4E49544F			
	52205645			
	5253494F			
	4E202030			
	2E31			
D377	0D0A0000	0496	DB	ODH,0AH,0,0
D37B	44455041	0497	DB	'DEPARTMENT OF COMPUTER ENGINEERING
	52544D45			
	4E54204F			
	4620434F			
	4D505554			
	45522045			
	4E47494E			
	45455249			
	4E47			
D39D	0D0A0000	0498	DB	ODH,0AH,0,0
D3A1	4348554C	0499	DB	'CHULALONGKORN UNIVERSITY'

```

414C4F4E
474B4F52
4E20554E
49564552
53495459
D3B7 0D0A0000    0500      DB      0DH,0AH,0,0
      (0064)      0501 MSGL: EQU      100
D3BD 0D0A00      0502 HELPM: DB      0DH,0AH,0
D3C0 44554D50     0503      DB      'DUMP'          D(ADDR1),(ADDR2)'
      20202020
      20202020
      20442841
      44445231
      292C2841
      44445232
      29
D3DD 0D0A00      0504      DB      0DH,0AH,0
D3E0 46494C4C     0505      DB      'FILL'          F(ADDR1),(ADDR2),(DATA)'
      20202020
      20202020
      20462841
      44445231
      292C2841
      44445232
      292C2844
      41544129
D404 0D0A00      0506      DB      0DH,0AH,0
D407 474F544F     0507      DB      'GOTO'          G(ADDR)'
      20202020
      20202020
      20472841
      44445229
D41B 0D0A00      0508      DB      0DH,0AH,0
D41E 54455354     0509      DB      'TEST'          J(ADDR1),(ADDR2)'
      20202020
      20202020
      204A2841
      44445231
      292C2841
      44445232
      29
D43B 0D0A00      0510      DB      0DH,0AH,0
D43E 4B455948     0511      DB      'KEYHEX'        K(ADDR)'
      45582020
      20202020
      204B2841
      44445229
D452 0D0A00      0512      DB      0DH,0AH,0
D455 4D4F5645     0513      DB      'MOVE'          M(ADDR1),(ADDR2),(ADDR3)
      20202020
      20202020
      204D2841
      44445231
      292C2841
      44445232
      292C2841
      44445233
    
```

```

29
D47A 0D0A00      0514      DB      0DH,0AH,0
D47D 50524F47     0515      DB      'PROGRAM 2532 P1'
      52414B20
      32353332
      2050
D48B 0D0A00      0516      DB      0DH,0AH,0
D48E 53554253     0517      DB      'SUBSTITUTE S(ADDR)'
      54495455
      54452020
      20532841
      44445229
D4A2 0D0A00      0518      DB      0DH,0AH,0
D4A5 53495A45     0519      DB      'SIZE Z'
      20202020
      20202020
      205A
D4B3 0D0A00      0520      DB      0DH,0AH,0
      (00F9)      0521 HELPL: EQU      249
D4B6 0D0A0000     0522 MPROG1: DB      0DH,0AH,0,0,'PROGRAM 2532'
      50524F47
      52414B20
      32353332
D4C6 0D0A0000     0523      DB      0DH,0AH,0,0,'FROM RAM ADDRESS '
      46524F4D
      2052414D
      20414444
      52455353
      20
      (0025)      0524 LPROG1: EQU      37
D4DB 20544F20     0525 MPROG2 DB      ' TO RAM ADDRESS '
      52414B20
      41444452
      45535320
      (0010)      0526 LPROG2 EQU      16
D4EB 4550524F     0527 MPROG3 DB      'EPROM STARTING ADDRESS '
      4D205354
      41525449
      4E472041
      44445245
      535320
      (0017)      0528 LPROG3 EQU      23
D502 424C414E     0529 MBLKCH DB      'BLANK CHECK?(Y/N) '
      4E204348
      45434B20
      3F28592F
      4E2920
      (0013)      0530 LBLKCH EQU      19
D515 0D0A0000     0531 DBLANK DB      0DH,0AH,0,0,'ALL IS BLANK'
      414C4C20
      49532042
      4C414E4B
      (0010)      0532 LBLNK EQU      16
D525 0D0A0000     0533 DNBLK DB      0DH,0AH,0,0,'NOT ALL IS BLANK'
      4E4F5420
      414C4C20
      49532042

```


	4C414E4B				
	(0014)	0534 LBNRLK	EQU	20	
D539	0D0A0000	0535 DWPROG	DB		0DH,0AH,0,0,'WANT TO PROGRAM ?(Y/N)
	57414E54				
	20544F20				
	50524F47				
	52414D20				
	3F28592F				
	4E2920				
	(001B)	0536 LWPROG	EQU	27	
D554	0D0A0000	0537 DPROG	DB		0DH,0AH,0,0,'WAIT FOR A WHILE'
	57414954				
	20464F52				
	20412057				
	48474C45				
	(0014)	0538 LPROG	EQU	20	
D568	0D0A0000	0539 VERIFY	DB		0DH,0AH,0,0,'VERIFIED '
	56455249				
	46494544				
	20				
	(000D)	0540 LVERIFY	EQU	13	
D575	4F4B	0541 OKIDO:	DB		'OK'
	(0002)	0542 NOKI:	EQU	2	
D577	4552524F	0543 NOKIDO:	DB		'ERROR'
	52				
	(0005)	0544 LNDTOK:	EQU	5	
D57C	182C8E03	0545 TOP:	DB		18H,2CH,8EH,03H,0E1H,05H
	E105				
D582	E8	0546 ENDY:	DB		0E8H
	(001B)	0547 CONTOL	EQU		18H
	(001A)	0548 ZDATA	EQU		1AH
D583	(0000)	0549	END		
Errors		0			

สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย

บรรณานุกรม

1. INTEL MARKETING COMMUNICATIONS, The Semiconductor Memory Book, John Wiley & Sons, Inc. , 1978
2. The TTL Data Book for Design Engineers, Texas Instruments Incorporated, 1976
3. Adam Osborne Jerry Kane, AN INTRODUCTION TO MICROCOMPUTERS VOLUME 2 SOME REAL MICROPROCESSORS, Adam Osborne & Associates, Inc. , 1978
4. Cay Weitzman, Distributed Micro/Minicomputer Systems Structure, Implementation, and Application, Prentice-Hall, Inc. , 1980
5. RODNAY ZAKS AUSTIN LESEA, MICROPROCESSOR INTERFACING TECHNIQUES, SYBEX Inc. , 1979



สถาบันวิทยบริการ
จุฬาลงกรณ์มหาวิทยาลัย