

บทที่ 4


การวาดลายวงจรรวมและการจำลองวงจร

หลังจากออกแบบวงจรตามกำลังสูญเสียค่าแบบโครงสร้างต้นไม้ในบทข้างต้นแล้ว ขั้นตอนต่อไปคือการนำวงจรที่ได้ออกแบบมาเขียนเป็นลายวงจร (Layout) เพื่อส่งลายวงรดังกล่าวให้กับทางโรงงานเจือสารเพื่อทำการผลิตวงจรรวมต่อไป แต่ในวิทยานิพนธ์นี้เป็นการเขียนลายวงจรให้ถูกต้องไม่ขัดกับข้อกำหนดเท่านั้น สำหรับวิทยานิพนธ์นี้เลือกใช้กระบวนการผลิต TSMC 0.25 μm และ สายสัญญาณ 4 ชั้น (4 metal layers) ดังแสดงรายละเอียดในภาคผนวก (ข) การตรวจสอบความถูกต้องของลายวงจรทำโดยกระบวนการดีอาร์ซี (DRC หรือ Design Rule Check) หลังจากวาดลายวงจรเสร็จสิ้นแล้วจะต้องทำการตรวจสอบลายวงจรอีกครั้งหนึ่งโดยการสกัด (Extract) ข้อมูลลายวงจรถูกออกมาเป็นอุปกรณ์ต่างๆ เช่น ทรานซิสเตอร์, ตัวเก็บประจุแฝง ตลอดจนโนดต่างๆของวงจรเพื่อนำไปหาผลการจำลองวงจรที่แม่นยำยิ่งขึ้น จากนั้นจึงนำไปเปรียบเทียบกับแผนภาพเค้าร่างวงจร (Schematic) ที่ได้ออกแบบไว้ โดยเรียกกระบวนการนี้ว่าแอลวีเอส (LVS หรือ Layout Versus Schematic) เมื่อผ่านกระบวนการทั้งหมดแล้วก็นำลายวงจรที่ตรวจว่าตรงกับแผนภาพเค้าร่างแล้ว พร้อมทั้งข้อมูลลายวงจรมาตรวจสอบผลการทำงานด้วยการจำลองผลใน โปรแกรม Spice อีกครั้ง ลายวงจรที่ผ่านขั้นตอนเหล่านี้แล้วก็สามารถที่จะถูกส่งไปผลิตได้


4.1 ลายวงจรของวงจรบวกเต็มอัตรา 1 บิต

การวาดลายวงจรทำการวาดด้วยมือทั้งหมด ซึ่งภายในลายวงจรประกอบด้วยส่วนประกอบหลักๆ คือ กลุ่มของทรานซิสเตอร์เอ็นมอส และกลุ่มของทรานซิสเตอร์พีมอส

วงจรบวกเต็มอัตรา 1 บิต ซึ่งมีลายวงรดังรูปที่ 4-1 เป็นวงจรบวกที่ทำงานที่แรงดันสูงที่ 3.3 V มีพื้นที่ลายวงจรเท่ากับ $477.39 \mu\text{m}^2$ และรูปที่ 4-2 เป็นวงจรบวกที่ทำงานที่แรงดันต่ำที่ 2.5 V มีพื้นที่ลายวงจรเท่ากับ $363.38 \mu\text{m}^2$ ซึ่งพื้นที่ลายวงจรเล็กกว่าประมาณ 23.88 %




รูปที่ 4-1 : ลายวงจรบวกเต็มอัตรา 1 บิต ที่แรงดัน 3.3 V



รูปที่ 4-2 : ลายวงจรบวกเต็มอัตรา 1 บิต ที่แรงดัน 2.5 V

4.2 ลายวงจร AND


วงจร Logic AND ซึ่งใช้ในการหาผลคูณย่อย มีลายวงจรดังรูปที่ 4-3 โดยที่มีส่วนประกอบหลัก คือ NAND และอินเวอร์เตอร์ วงจร Logic AND พื้นที่ลายวงจรเท่ากับ $79.18 \mu\text{m}^2$



รูปที่ 4-3 : ลายวงจร Logic AND

4.3 ลายวงจรตัวเปลี่ยนระดับ (Level Converter)


วงจรถ่ายเปลี่ยนระดับที่ใช้เพื่อเปลี่ยนระดับจากแรงดันต่ำให้เป็นแรงดันสูง มีลายวงจรถ่ายรูปที่ 4-4 ข้อควรระวังในการวาดลายวงจรในที่นี้ คือ ต้องวาง N-Well ของแรงดันสูงและแรงดันต่ำให้ห่างจากกันเพื่อป้องกันการลัดวงจรของเกตที่ทำงานที่แรงดันต่างกัน จากรูปพื้นที่ลายวงจรถ่ายเปลี่ยนระดับประมาณได้เท่ากับ $91.51 \mu\text{m}^2$



รูปที่ 4-4 : ลายวงจรถ่ายเปลี่ยนระดับ

4.4 ลายวงจรคูณแบบโครงสร้างต้นไม้


เมื่อวาดลายวงจรส่วนต่างๆแล้วจะต้องนำมารวมกันพร้อมกับเชื่อมต่อสายสัญญาณ (metal) ระหว่างส่วนต่างๆของวงจรถูกเพื่อลดพื้นที่โดยรวมของวงจรจึงได้จัดวางลายวงจรบวกในแถวที่ติดกันเป็นแบบกระจกเงา (Mirror) ดังแสดงในรูปที่ 4-5 ซึ่งเป็นตัวอย่างแผนภาพการจัดวางวงจบบวกแบบกระจกเงา




รูปที่ 4-5 : แผนภาพการจัดวางวงจบบวกแบบกระจกเงา

4.4.1 การวางแรงดันแหล่งจ่าย

หลักการการวางแรงดันแหล่งจ่ายในกรณีที่ทำงานที่แรงดันแหล่งจ่ายเดียว (Single supply voltage) ดังแสดงในรูปที่ 4-6 ซึ่งแสดงการจัดแบ่งกลุ่มกันของแรงดันแหล่งจ่ายและกราวด์ ส่วนการวางแรงดันแหล่งจ่ายในกรณีที่ทำงานที่แรงดันแหล่งจ่ายไฟคู่ (Dual supply voltage) มีหลักการ คือ เป็นการจัดแบ่งแยกกลุ่มเซลล์ที่ทำงานที่แรงดันแหล่งจ่ายต่างกันให้ออกจากกัน โดยเรียกหลักการนี้ว่า การวางแรงดันแหล่งจ่ายแบบแยกออก (voltage separation) ดังแสดงในรูปที่ 4-7 โดยการจัดวางจะแบ่งแรงดันออกเป็นซีกแรงดันสูงและซีกแรงดันต่ำ โดยมีตัวเปลี่ยนระดับทำหน้าที่แปลงแรงดันต่ำให้เป็นแรงดันสูง ในกรณีที่วงจบบวกทำงานที่แรงดันต่ำต้องขั้วเกิดในวงจบบวกที่ทำงานที่แรงดันสูง [19-21] เท่านั้น




รูปที่ 4-6 : แผนภาพการวาดลายวงจรที่แรงดันแหล่งจ่ายเดียว (Single supply voltage)



รูปที่ 4-7 : แผนภาพการวางลายวงจรที่แรงดันแหล่งจ่ายไฟคู่ (Dual supply voltage)

4.4.2 การจัดวางลายวงจรแบบ โครงสร้างต้นไม้

เนื่องจากวงจรแบบ โครงสร้างต้นไม้มีลักษณะวงจรไม่เป็นระเบียบจึงพยายามจัดวางกลุ่มของวงจรวกและวงจรประกอบต่างๆ ให้เป็นสี่เหลี่ยมเพื่อง่ายต่อการวัดขนาดของพื้นที่ลายวงจร การจัดวางวงจรต่างๆ ในวงจรแบบ แสดงได้ดังรูปที่ 4-8 สังเกตว่าวงจรตัวเปลี่ยนระดับที่ใช้เปลี่ยนระดับแรงดันต่ำไปเป็นแรงดันสูงในวงจรแบบ โครงสร้างต้นไม้ที่ทำงานที่แรงดันแหล่งจ่ายไฟคู่จะแทรกอยู่ระหว่างกลุ่มของวงจรวกที่ทำงานที่แรงดันสูงและแรงดันต่ำ



รูปที่ 4-8 : แผนภาพการวางวงจรแบบ โครงสร้างต้นไม้

4.4.3 ลายวงจรแบบ โครงสร้างต้นไม้

เราได้ทำการวาดลายวงจรแบบ โครงสร้างต้นไม้ทั้งที่แรงดันแหล่งจ่ายเดี่ยวและคู่ เพื่อทำการเปรียบเทียบและยืนยันกับผลการจำลองการทำงานในบทที่ 3

4.4.3.1 แรงดันแหล่งจ่ายเดี่ยว

รูปที่ 4-9 , 4-11 และ 4-13 คือ วงจรแบบ โครงสร้างต้นไม้ที่ทำงานที่แรงดันแหล่งจ่ายเดี่ยวที่ขนาด 4 X 4 บิต , 8 X 8 บิต และ 16 X 16 บิต ตามลำดับ ซึ่งในรูปได้แสดงบริเวณส่วนที่เป็น Logic AND และขนาดของลายวงจร โดยมีส่วนที่ลายวงจรแสดงในตารางที่ 4-1 ส่วนในรูปที่ 4-13 ได้แสดงบริเวณที่เป็นส่วนของ Logic AND ไว้แต่ไม่สามารถมองเห็น

Logic AND ได้อย่างชัดเจนเพราะรูปมีขนาดใหญ่และมีส่วนที่เป็นสีเหลืองซึ่งเป็นสายสัญญาณ (metal) บังไว้


4.4.3.2 แร่งคั้นแหล่งจ่ายไฟคู่

รูปที่ 4-10 , 4-12 และ 4-14 คือ วงจรค้อนแบบ โครงสร้างต้นไม้ที่ทำงานที่ แร่งคั้นแหล่งจ่ายไฟคู่ที่ขนาด 4 X 4 บิต, 8 X 8 บิต และ 16 X 16 บิต ตามลำดับ ซึ่งในรูปได้แสดง ให้เห็นบริเวณส่วนที่เป็น logic AND , ตัวเปลี่ยนระดับ , วงจรบวกที่ทำงานที่แรงคั้นสูงและแรงคั้น ต่ำ และขนาดของวงจรค้อน โดยที่ตัวเปลี่ยนระดับจะแทรกอยู่เป็นหย่อมๆระหว่างเซลล์ของวงจร บวกที่ทำงานที่แรงคั้นสูงและแรงคั้นต่ำ ในส่วนของ logic AND แหล่งจ่ายจะได้จากแรงคั้น แหล่งจ่ายค่าสูง 3.3 V จากวงจรบวกที่ทำงานที่แรงคั้นสูง ในรูปที่ 4-14 ได้แสดงส่วนต่างๆของ วงจรค้อนไว้แต่ไม่สามารถมองเห็นได้อย่างชัดเจนเพราะรูปมีขนาดใหญ่และมีส่วนที่เป็นสีเหลืองซึ่ง เป็นสายสัญญาณ (metal) บังไว้ ซึ่งการจัดวาง logic AND และกลุ่มเซลล์วงจรบวก ก็ได้จัดวางตาม แบบลักษณะการจัดวางในรูปที่ 4-8 ซึ่งพื้นที่ลายวงจรค้อนได้แสดงไว้ในตารางที่ 4-1


ตารางที่ 4-1 : พื้นที่ลายวงจรค้อนแบบ โครงสร้างต้นไม้ขนาดต่างๆ

| ขนาดของวงจรค้อนแบบ โครงสร้างต้นไม้ (บิต) | พื้นที่ (ตารางมิลลิเมตร) | |
|---|--------------------------|-----------------------|
| | แรงคั้นแหล่งจ่ายเดี่ยว | แรงคั้นแหล่งจ่ายไฟคู่ |
| 4 X 4 | 0.0087 | 0.0084 |
| 8 X 8 | 0.0429 | 0.0404 |
| 16 X 16 | 0.1739 | 0.1619 |


ในตารางที่ 4-1 จะเห็นว่าวงจรค้อนแบบ โครงสร้างต้นไม้ที่ใช้เทคนิคแรงคั้น แหล่งจ่ายไฟคู่มีขนาดของพื้นที่เล็กกว่าวงจรค้อนที่ใช้แรงคั้นแหล่งจ่ายเดี่ยวเล็กน้อย เนื่องจาก วงจรบวกที่ทำงานที่แรงคั้นต่ำมีขนาดพื้นที่เล็กกว่าวงจรบวกที่ทำงานที่แรงคั้นสูง




รูปที่ 4-9 : ลายวงจรออกแบบ โครงสร้างต้นไม้ขนาด 4 X 4 บิต ที่แรงดันแหล่งจ่ายเดียว




รูปที่ 4-10 : ลายวงจรรูปแบบโครงสร้างต้นไม้ขนาด 4 X 4 บิต ที่แรงดันแหล่งจ่ายไฟคู่




รูปที่ 4-11 : ลายวงจรแบบโครงสร้างต้นไม้ขนาด 8 X 8 บิต ที่แรงดันแหล่งจ่ายเดียว



รูปที่ 4-12 : ลายวงจรคุณสมบัติโครงสร้างต้นไม้อินขนาด 8×8 บิต ที่แรงดันแหล่งจ่ายไฟคู่



รูปที่ 4-13 : ลายวงจรคูณแบบ โครงสร้างต้นไม้อขนาด 16 X 16 บิต ที่แรงดันแหล่งจ่ายเดียว



รูปที่ 4-14 : ลายวงจรออกแบบโครงสร้างต้นไม้อินขนาด 16 X 16 บิต ที่แรงดันแหล่งจ่ายไฟคู่

4.5 การจำลองลายวงจร

หลังจากได้ออกแบบวงจรแล้ว ขั้นตอนต่อไปก็คือการจำลองลายวงจรด้วยโปรแกรม Spice ในเทคโนโลยี CMOS TSMC 0.25 μm โดยให้แรงดันสูง (V_{DDH}) เท่ากับ 3.3 V และแรงดันต่ำ (V_{DDL}) เท่ากับ 2.5 V

4.5.1 การจำลองลายวงจรบวกเต็มอัตรา 1 บิต

ในการจำลองลายวงจรบวกเต็มอัตรา 1 บิต ผลการจำลองการทำงานของลายวงจร แสดงในตารางที่ 4-2 ซึ่งผลการจำลองลายวงจรบวกที่ได้เมื่อนำไปเปรียบเทียบกับผลการจำลอง แผนภาพเค้าร่าง (schematic) ของวงจรบวกในตารางที่ 3- 2 บทที่ 3 จะได้ว่าผลการจำลองลายวงจรบวกมีค่ากำลังและค่าการหน่วงต่ำกว่าเล็กน้อย เนื่องจากในการจำลองแผนภาพเค้าร่างวงจรบวก ยังไม่ได้รวมผลของตัวเก็บประจุแฝงที่โนดต่างๆของวงจร ทำให้ค่าที่ได้มีความคลาดเคลื่อนไปบ้าง จากตารางจะเห็นว่าผลการจำลองลายวงจรบวกที่ได้มีค่าการหน่วงช้าที่สุด (worst delay) ทั้งทางด้านสัญญาณออกผลบวกและตัวทศมีค่าใกล้เคียงกันมากกว่าการจำลองจากแผนภาพเค้าร่าง

ตารางที่ 4-2 : ผลการจำลองลายวงจรบวกเต็มอัตรา 1 บิต

| ลายวงจรบวกเต็มอัตรา 1 บิต | แรงดันสูง (3.3 V) | แรงดันต่ำ (2.5 V) |
|---|-------------------|-------------------|
| กำลังที่ความถี่ 25 MHz (10^{-4} W) | 2.3041 | 0.771 |
| การหน่วงช้าสุดที่ด้านบวก (ps) | 335.7 | 473.4 |
| การหน่วงช้าสุดที่ด้านตัวทศ (ps) | 312.5 | 460.2 |
| ผลคูณระหว่างกำลังกับการหน่วง (10^{-4} J) | 4.70 | 2.78 |

4.5.2 การจำลองลายวงจรคูณแบบโครงสร้างต้นไม้

เมื่อเรานำลายวงจรในรูปที่ 4-9 ถึง 4-14 มาจำลองการทำงานผลที่ได้ คือ จาก ตารางที่ 4-3 วงจรคูณขนาด 16 X 16 บิต สามารถลดกำลังลงได้ 42.56 % ขณะที่ค่าการหน่วง เพิ่มขึ้นเพียง 5 % เมื่อเปรียบเทียบกับผลการจำลองแผนภาพเค้าร่างวงจรมคูณที่ขนาดเดียวกันที่ได้ ออกแบบไว้ในบทที่ 3 จะได้ว่าผลการจำลองลายวงจรคูณสามารถลดกำลังได้มากกว่าเล็กน้อยและ

ค่าเปอร์เซ็นต์การหน่วงที่เพิ่มขึ้นก็น้อยกว่า ผลที่ได้นี้จะแม่นยำกว่าเนื่องมาจากผลการจำลองลายวงจรมีความละเอียดมากกว่าเพราะในการจำลองลายวงจรได้รวมผลของตัวเก็บประจุแฝงที่โนดต่างๆ ของวงจรไว้ด้วย

ตารางที่ 4-3 : ผลการจำลองลายวงจรแบบโครงสร้างต้นไม้

| ขนาดวงจรคุณ (บิต) | กำลังที่ความถี่ 25 MHz (10^{-3} W) | | | การหน่วงช้าสุด (10^{-9} s) | | |
|----------------------|---|---|---------------------------|---|---|-----------------------------------|
| | แรงดัน แหล่งจ่าย เดียว (3.3 V) | แรงดัน แหล่งจ่ายไฟ คู่ (3.3 V และ 2.5 V) | % ค่า กำลังที่ ลดลง | แรงดัน แหล่งจ่าย เดียว (3.3 V) | แรงดัน แหล่งจ่ายไฟ คู่ (3.3 V และ 2.5 V) | % ค่าการ หน่วงที่ เพิ่มขึ้น |
| 4 X 4 | 2.92 | 2.64 | 9.7 | 1.96 | 2.05 | 4.3 |
| 8 X 8 | 23.53 | 14.62 | 37.87 | 3.87 | 4.02 | 3.8 |
| 16 X 16 | 107.26 | 61.62 | 42.56 | 10.93 | 11.51 | 5.0 |

4.6 สรุปท้ายบท

ในบทนี้กล่าวถึงการวาดลายวงจรและการจำลองผลการทำงานของลายวงจรเพื่อตรวจสอบและยืนยันผลของการใช้เทคนิคแรงดันแหล่งจ่ายไฟคู่ในวงจรแบบโครงสร้างต้นไม้ โดยลายวงจรจะแบ่งออกเป็นวงจรวก, วงจร Logic AND และวงจรตัวเปลี่ยนระดับ การวาดลายวงจรแต่ละส่วนจะวาดด้วยมือ (Custom layout) หลังจากนั้นจึงเอาแต่ละส่วนทั้งหมดมารวมกัน และทำการจัดวางและเชื่อมต่อด้วยมือเป็นวงจรแบบโครงสร้างต้นไม้ การวาดลายวงจรจะทำทั้งที่ทำงานที่แรงดันแหล่งจ่ายเดียวและวงจรที่ทำงานที่แรงดันแหล่งจ่ายไฟคู่ โดยวงจรทั้งหมดมีขนาดพื้นที่สรุปดังแสดงในตารางที่ 4-1 และมีผลการจำลองตามตารางที่ 4-3

ในส่วนของ การจำลองการทำงาน ของลายวงจรตามตารางที่ 4-3 จะเห็นว่าผลที่ได้จากการจำลองลายวงจรมีความแม่นยำสูงกว่าการจำลองแผนภาพเค้าร่างวงจรตามตารางที่ 3-3 ในบทที่ 3 ทั้งนี้เพราะการจำลองการทำงานลายวงจรได้รวมเอาผลของตัวเก็บประจุแฝงที่โนดต่างๆ ในวงจรเข้าไว้แล้วด้วย โดยที่ผลการจำลองลายวงจรแบบโครงสร้างต้นไม้ขนาด 16 X 16 บิต ตามตารางที่ 4-3 สามารถลดกำลังลงได้ 42.56 % ขณะที่ค่าการหน่วงเพิ่มขึ้นเพียง 5 % ซึ่งผลจากการจำลองลายวงจรที่ได้เป็นการยืนยันได้ว่าการออกแบบวงจรแบบโครงสร้างต้นไม้โดยใช้เทคนิคแรงดันแหล่งจ่ายไฟคู่สามารถลดกำลังของวงจรได้โดยไม่ทำให้ค่าความหน่วงของวงจรลดลง