Please use this identifier to cite or link to this item:
https://cuir.car.chula.ac.th/handle/123456789/61594
| Title: | การประมาณค่าจำนวนเต็มบวกด้วยพจน์เดี่ยวในระบบจำนวนฐานคู่ |
| Other Titles: | Approximation of positive integer in double-base number system with a single term |
| Authors: | ธีรภัทร์ ชุนเดชสัมฤทธิ์ |
| Advisors: | อรรถสิทธิ์ สุรฤกษ์ |
| Other author: | จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์ |
| Subjects: | การหาร ขั้นตอนวิธีการประมาณ ฮิวริสติกอัลกอริทึม Division Approximation algorithms Heuristic algorithms |
| Issue Date: | 2561 |
| Publisher: | จุฬาลงกรณ์มหาวิทยาลัย |
| Abstract: | ในระบบจำนวนฐานคู่นั้นเป็นระบบที่ออกแบบมาสำหรับการคำนวณแบบขนานซึ่งเป็นข้อดีในการดำเนินการทางคณิตศาสตร์ต่าง ๆ โดยเฉพาะอย่างยิ่งสำหรับการคูณและการบวก ซึ่งได้มีการนำเสนอคุณสมบัติเอกซ์โพเนนเชียลต่าง ๆ และกฏเกณฑ์เอกลักษณ์ต่าง ๆ เพื่อลดความซับซ้อนของการดำเนินการทางคณิตศาสตร์ต่าง ๆ แต่ทว่าการหารนั้นจะมีข้อด้อยหลาย ๆ ด้านในกรณีที่ตัวหารนั้นมีจำนวนหลายพจน์ โดยงานวิจัยนี้ ผู้วิจัยได้พิจารณาการหารูปแบบแทนจำนวนด้วยพจน์เดี่ยวสำหรับจำนวนใด ๆ ซึ่งผู้วิจัยได้นำเสนออัลกอริทึมการประมาณค่าเพื่อลดจำนวนพจน์โดยเฉพาะสำหรับจำนวนเต็ม รวมถึงยังได้นำเสนออัลกอริทึมการหารทั้งหมดพร้อมบทพิสูจน์ความถูกต้อง และสุดท้ายการใช้ตารางคำนวณค่าล่วงหน้าแสดงให้เห็นว่าสามารถลดเวลาการคำนวณได้ ซึ่งผู้วิจัยคาดหวังว่าแนวคิดในงานวิจัยนี้จะเป็นประโยชน์สำหรับงานวิจัยที่เกี่ยวข้องกับการออกแบบอุปกรณ์ฮาร์ดแวร์ หรือสถาปัตยกรรมทางคอมพิวเตอร์ในอนาคต |
| Other Abstract: | The double-base number system (DBNS) designed for parallel computing which has an advantage in arithmetic operations especially for multiplication and addition. Many exponential properties and identity rules had been proposed in order to simplify arithmetic operations. Unfortunately, division seem to have many disadvantages in the case that a denominator contains many terms. In this work, a single term representation for any number is investigated. We proposed an approximation algorithm for reducing a number of terms, especially for an integer. We also proposed a division algorithm together with the proof of correctness. Finally, reduction of an operation time is shown to be realized using a preprocessing table. We expect the idea of this thesis may be useful for future works which are related to some researches in hardware design or computer architecture. |
| Description: | วิทยานิพนธ์ (วท.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2561 |
| Degree Name: | วิทยาศาสตรมหาบัณฑิต |
| Degree Level: | ปริญญาโท |
| Degree Discipline: | วิศวกรรมคอมพิวเตอร์ |
| URI: | http://cuir.car.chula.ac.th/handle/123456789/61594 |
| URI: | http://doi.org/10.58837/CHULA.THE.2018.1257 |
| metadata.dc.identifier.DOI: | 10.58837/CHULA.THE.2018.1257 |
| Type: | Thesis |
| Appears in Collections: | Eng - Theses |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| 5971009621.pdf | 1.48 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.