Abstract:
ในงานวิจัยนี้ผู้วิจัยได้นำเสนอการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์ (SDIPC) ซึ่งเป็นการประยุกต์ใช้ข่ายงานที่กำหนดได้ด้วยซอฟต์แวร์ (SDN) เพื่อใช้สื่อสารข้อมูลในระดับล่างหรือระดับพื้นฐานระหว่างหน่วยประมวลผล และเพื่อที่จะนำหลักการของ SDIPC ให้สามารถใช้งานได้จริง ผู้วิจัยได้นำเสนอการสื่อสารแบบหนึ่งอนุกรมสองทาง (FullDOSC) ซึ่งเป็นแพลตฟอร์มที่ใช้เพียงหนึ่งส่วนต่อประสานแบบอนุกรม การสื่อสารแบบหนึ่งอนุกรมสองทางนี้จะช่วยลดปัญหาในข้อจำกัดทางด้านฮาร์ดแวร์ของระบบโดยเฉพาะระบบฝังตัว (Embedded System) นอกจากนั้นผู้วิจัยได้ทำการออกแบบภาษาเฉพาะงาน (DSL) เรียกว่าภาษา FullDOSC Routing Language (FRL) เพื่อที่จะทำให้การสื่อสารสามารถกำหนดเพื่อเปลี่ยนแปลงได้ ในช่วงเวลาทำงาน และผู้วิจัยก็ได้ทำการดัดแปลงภาษา FRL เรียกว่า modified FRL (mFRL) เพื่อรองรับความต้องการมากขึ้น ผู้วิจัยได้พิสูจน์ความสามารถของภาษา และทำการนำใช้ใน FPGA โดยใช้ภาษา Verilog HDL เพื่อเป็นการแสดงการทำงานในการจำลองและนำไปใช้งานฮาร์ดแวร์จริง และแสดงถึงความยืดหยุ่นและความสามารถในการนำกลับมาใช้ใหม่สำหรับระบบฝังตัว