การสื่อสารแบบหนึ่งอนุกรมสองทางสำหรับการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์

ภาสกร ทองสันตติ์

dc.contributor.advisor	เกริก ภิรมย์โสภา
dc.contributor.author	ภาสกร ทองสันตติ์
dc.contributor.other	จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์
dc.date.accessioned	2018-12-03T03:00:11Z
dc.date.available	2018-12-03T03:00:11Z
dc.date.issued	2559
dc.identifier.uri	http://cuir.car.chula.ac.th/handle/123456789/60851
dc.description	วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2559
dc.description.abstract	ในงานวิจัยนี้ผู้วิจัยได้นำเสนอการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์ (SDIPC) ซึ่งเป็นการประยุกต์ใช้ข่ายงานที่กำหนดได้ด้วยซอฟต์แวร์ (SDN) เพื่อใช้สื่อสารข้อมูลในระดับล่างหรือระดับพื้นฐานระหว่างหน่วยประมวลผล และเพื่อที่จะนำหลักการของ SDIPC ให้สามารถใช้งานได้จริง ผู้วิจัยได้นำเสนอการสื่อสารแบบหนึ่งอนุกรมสองทาง (FullDOSC) ซึ่งเป็นแพลตฟอร์มที่ใช้เพียงหนึ่งส่วนต่อประสานแบบอนุกรม การสื่อสารแบบหนึ่งอนุกรมสองทางนี้จะช่วยลดปัญหาในข้อจำกัดทางด้านฮาร์ดแวร์ของระบบโดยเฉพาะระบบฝังตัว (Embedded System) นอกจากนั้นผู้วิจัยได้ทำการออกแบบภาษาเฉพาะงาน (DSL) เรียกว่าภาษา FullDOSC Routing Language (FRL) เพื่อที่จะทำให้การสื่อสารสามารถกำหนดเพื่อเปลี่ยนแปลงได้ ในช่วงเวลาทำงาน และผู้วิจัยก็ได้ทำการดัดแปลงภาษา FRL เรียกว่า modified FRL (mFRL) เพื่อรองรับความต้องการมากขึ้น ผู้วิจัยได้พิสูจน์ความสามารถของภาษา และทำการนำใช้ใน FPGA โดยใช้ภาษา Verilog HDL เพื่อเป็นการแสดงการทำงานในการจำลองและนำไปใช้งานฮาร์ดแวร์จริง และแสดงถึงความยืดหยุ่นและความสามารถในการนำกลับมาใช้ใหม่สำหรับระบบฝังตัว
dc.description.abstractalternative	We presented Software-Defined Inter-Processor Communication (SDIPC), an application of Software-Define Network (SDN) to low-level communication of processors. To implement the concept of SDIPC, we presented Full-Duplex One Serial Communication (FullDOSC) as a platform that uses only one serial interface of processors which aims to alleviate hardware constraints. This, couple with our proposed DSL, FullDOSC Language (FRL), allows the communication channel to be dynamically reprogrammed at runtime. Then we also proposed and modified version of FRL (mFRL) to support more requirements. We validate our prototype using FPGA and coding on Verilog HDL for simulation and implementation on physical hardware. The prototype shows that SDPIC provides flexible and reusable communication for embedded systems.
dc.language.iso	th
dc.publisher	จุฬาลงกรณ์มหาวิทยาลัย
dc.relation.uri	http://doi.org/10.58837/CHULA.THE.2016.978
dc.rights	จุฬาลงกรณ์มหาวิทยาลัย
dc.subject	เครือข่ายคอมพิวเตอร์
dc.subject	ระบบสื่อสารข้อมูล
dc.subject	Computer networks
dc.subject	Data transmission systems
dc.title	การสื่อสารแบบหนึ่งอนุกรมสองทางสำหรับการติดต่อระหว่างหน่วยประมวลผลที่กำหนดได้ด้วยซอฟต์แวร์
dc.title.alternative	FullDOSC : a software-defined inter-processor communication
dc.type	Thesis
dc.degree.name	วิศวกรรมศาสตรมหาบัณฑิต
dc.degree.level	ปริญญาโท
dc.degree.discipline	วิศวกรรมคอมพิวเตอร์
dc.degree.grantor	จุฬาลงกรณ์มหาวิทยาลัย
dc.subject.keyword	FIELD PROGRAMMABLE GATE ARRAY (FPGA)
dc.subject.keyword	INTER-PROCESSOR COMMUNICATION (IPC)
dc.subject.keyword	SOFTWARE-DEFINED NETWORK (SDN)
dc.subject.keyword	DOMAIN SPECIFIC LANGUAGE
dc.subject.keyword	EMBEDDED SYSTEM
dc.subject.keyword	SOFTWARE-DEFINED INTER-PROCESSOR COMMUNICATION (SDIPC)
dc.subject.keyword	FULL-DUPLEX ONE SERIAL COMMUNICATION (FULLDOSC)
dc.subject.keyword	Engineering
dc.identifier.DOI	10.58837/CHULA.THE.2016.978