Please use this identifier to cite or link to this item: https://cuir.car.chula.ac.th/handle/123456789/29340
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorเอกชัย ลีลารัศมี
dc.contributor.authorภุชงค์ อุทโยภาศ
dc.contributor.otherจุฬาลงกรณ์มหาวิทยาลัย. บัณฑิตวิทยาลัย
dc.date.accessioned2013-03-06T11:16:20Z
dc.date.available2013-03-06T11:16:20Z
dc.date.issued2531
dc.identifier.isbn9745695726
dc.identifier.urihttp://cuir.car.chula.ac.th/handle/123456789/29340
dc.descriptionวิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2531en
dc.description.abstractวิทยานิพนธ์นี้ กล่าวถึงการพัฒนาโปรแกรมต้นแบบบนไมโครคอมพิวเตอร์เพื่อจำลองการทำงานของวงจรตรรกะทั่วไป ซึ่งประกอบด้วยเกตและฟลิปฟลอป ต่อไปนี้ คือ AND, OR, NAND, NOR, INVERTER, XOR, BUFFER, TRI-STATE DRIVER, ฟลิปฟลอปแบบ T, D และ JK สัญญาณตรรกะที่ใช้ในโปรแกรมนี้มีได้ 4 สถานะ คือ HIGH, LOW, UNKNOWN และ HIGH IMPEDANCE ผู้ใช้สามารถจำลองการทำงานของวงจร โดยป้อนข้อมูลของวงจรนั้นในรูปแบบที่โปรแกรมกำหนดขึ้นและสามารถตรวจดูสัญญาณที่แต่ละจุดของวงจรได้โดยง่าย เกตแต่ละตัวจะมีค่าเวลาประวิงซึ่งผู้ใช้สามารถกำหนดได้โดยอิสระ ในการวิเคราะห์วงจรตรรกะนั้น โปรแกรมจะแปรข้อมูลวงจรให้อยู่ในรูปโครงสร้างข้อมูลที่เหมาะสม และใช้วิธีการที่เรียกว่า Event Driven ในการจำลองการทำงานวิธีนี้ทำให้การวิเคราะห์วงจรเป็นไปอย่างรวดเร็วและมีประสิทธิภาพ ผลจากการวิจัยนี้ ทำให้เกิดฐานความรู้ที่จะนำไปพัฒนาโปรแกรมจำลองการทำงานของวงจรตรรกะซึ่งสามารถใช้ในการศึกษาและออกแบบวงจรตรรกะทั่วไปได้
dc.description.abstractalternativeThis thesis describes the development of a prototype program on a microcomputer that can simulate the operation of arbitrary logic circuits onsisting of the following logic devices: AND, OR, NAND, NOR, INVERTER, BUFFER, TRI-STATE DRIVER and D, T, JK type flipflop. The logic signals used in this program can have 4 states, i.e. HIGH(H), LOW(L), UNKNOWN(X) and HIGH IMPEDANCE(Z). The user can simulate the circuit operation by entering the circuit descriptions in the format that provided by the program and can easily monitor the signal at any point in the circuit. Each logic gate can have its own propagation delay time which can be freely specified by the user. To simulate the operation of a logic circuit, the program will transform the circuit descriptions into an appropriate form of data structure and use the so called Event Driven method to simulate the circuit operation. This method enables the simulation process to be carried out in a fast and efficient way. The result of this research is a knowledge to develop a logic simulation program that can be used in the study and design of logic circuits.
dc.format.extent4963371 bytes
dc.format.extent1812749 bytes
dc.format.extent4444839 bytes
dc.format.extent3114388 bytes
dc.format.extent3862809 bytes
dc.format.extent11478426 bytes
dc.format.extent4044976 bytes
dc.format.extent801206 bytes
dc.format.extent20001103 bytes
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.format.mimetypeapplication/pdf
dc.language.isothes
dc.publisherจุฬาลงกรณ์มหาวิทยาลัยen
dc.rightsจุฬาลงกรณ์มหาวิทยาลัยen
dc.titleการพัฒนาโปรแกรมจำลองการทำงานของวงจรตรรกะen
dc.title.alternativeDevelopment of a logic simulation programen
dc.typeThesises
dc.degree.nameวิศวกรรมศาสตรมหาบัณฑิตes
dc.degree.levelปริญญาโทes
dc.degree.disciplineวิศวกรรมไฟฟ้าes
dc.degree.grantorจุฬาลงกรณ์มหาวิทยาลัยen
Appears in Collections:Grad - Theses

Files in This Item:
File Description SizeFormat 
Putchong_ut_front.pdf4.85 MBAdobe PDFView/Open
Putchong_ut_ch1.pdf1.77 MBAdobe PDFView/Open
Putchong_ut_ch2.pdf4.34 MBAdobe PDFView/Open
Putchong_ut_ch3.pdf3.04 MBAdobe PDFView/Open
Putchong_ut_ch4.pdf3.77 MBAdobe PDFView/Open
Putchong_ut_ch5.pdf11.21 MBAdobe PDFView/Open
Putchong_ut_ch6.pdf3.95 MBAdobe PDFView/Open
Putchong_ut_ch7.pdf782.43 kBAdobe PDFView/Open
Putchong_ut_back.pdf19.53 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.